Spørgsmål om indretning / placering af krystal

P

Parra

Guest
Hej,

Jeg har et spørgsmål om vedlagte billede: Er det godt PCB layout?

Nogle flere infos: En to lag board bliver benyttet.Det øverste lag er en stelplade, routing er foretaget på det nederste lag.En gennem-hul-IC er placeret på det øverste lag.Mellem IC's benene på det nederste lag, er der en SMD-krystal ( SMD belastning capacitances).

Er det en god ide at placere krystal denne måde, og hvad kan jeg gøre for at reducere uret feedtrough?
Beklager, men du skal logge ind for at se denne vedhæftede fil

 
Er den faktiske ur benene på modsatte sider af IC?
Underlig.

Den tynde spor fra slutningen pin, ville jeg tage det, så det kommer ind i Xtal puden på hjørnet i stedet gør den sure fælde, hvor det er.

 
Dette er definely en meget dårlig placering billede!

Crosstalk!

 
cyberrat skrev:

Er den faktiske ur benene på modsatte sider af IC?

Underlig.Den tynde spor fra slutningen pin, ville jeg tage det, så det kommer ind i Xtal puden på hjørnet i stedet gør den sure fælde, hvor det er.
 
Er det ikke en mulighed at bruge en SMT Oscillator i stedet?

Jeg går ud fra de nederste 2 benene på højre er IC OSC benene og tryk på den Xtal komme til den øverste række nåle er beregnet til andre formål.

Optimér dit layout omkring OSC benene først derefter rute fra XO pin at uanset hvor du går med uret ved hjælp af nogle serier opsigelse.Men ved hjælp af et tryk fra OSC benene er ikke rigtig en god ide, at de som du har gjort det alligevel som indflydelse på OSC stifter vil være ganske drastisk.Især hvis det Xtal er trukket.Det skaber flere problemer end det vil løse.

Ellers, brug en Xtal OSC i stedet for Xtal, derefter bruge en enkelt port logice enhed til buffer uret signal til dit andet termineringspunkt

: F

 
Den måde, pins er tilsluttet, er, hvordan det er forklaret i databladet (se vedlagte billede)

De to nederste ben er de to ur indgange.Stiften i den øverste række er OSC Out.På databladet, det er skrevet, at krystal er til at blive tilsluttet CLK A på den ene side, og tilsluttet CLK B og OSC Ude på den anden side.Så alle de tilslutninger, der skal gøres på denne måde, og det er kun en placering / routing problem, hvor jeg er ikke sikker på hvordan det kan forbedres.

 
Der har været mange overvejelser om mulige problem.Desværre har oscillator frekvens ikke er blevet nævnt, heller ikke hvis nogen net er særligt modtagelige for cross-talk, Feedthrough, uanset hvad.

Uden disse informationer, kan jeg ikke se en grund til at antage nogen af de omtalte problemer hidtil.

 

Welcome to EDABoard.com

Sponsor

Back
Top