Spørgsmål om Pipeline ADC design

[carlyou]

Hvis jeg ønsker at designe en 12 bit, 65 eller 80MHz rørledning ADC, hvordan kan jeg få de forskellige moduler "parametre såsom prøven beslutning, OTA vinde, og så videre, der kan give mig et råd eller indføre nogle papirer?For nogle grunde, jeg har til at bruge hspice i Windows til at simulere mit design og kun har en TSMC ,35 level49 model, er det nok til at nå mine mål?Thanks very much.
carl

 

[Chung-Yuan Chen]

Måske du kan læse disse papirer som følger:
En pipelined 5-MSAMPLE / s 9-bit analog-til-digital-konverter
Optimering af fase beslutning i pipelined, etapevis, analog-til-digital konvertere til video-sats applikationer
En 10-B 20-MSAMPLE / s analog-til-digital-konverter
Indirekte test af digital-korrektion kredsløb i analog-til-digital konvertere med redundans
Forfatteren er Lewis og metoden til tid-interleaved kan indgå i dette projekt.

 

[mitgrace]

TSMC 0.35um processen,, Det er lidt hårdt,
Vi har gennemføre 80M/12bit rørledning ADC,
Vi bruger 0.18um proces, næsten MOS, vi bruger ,35 um, men i den kritiske del, vi bruger 0.18um MOS, Like OTA.At OTA kan få mere high gain.høj BW

 

[carlyou]

mitgrace, kan du sende mig en kopi af din model, eller fortælle mig, hvor kan hente den?carlyou3656 (at) 163.com, thank you very much.