Spørgsmål til layout designer på SKILL pcell

S

sreenivase

Guest
Hej alle,

Jeg havde arbejdet på den grafiske pcell strategi (ved hjælp af virtuos Layout Editor) for at få en idé om pcell tilgang celle design, nu jeg har bevæget sig i at skabe pcells bruger SKILL.
Da jeg er ny til SKILL, jeg er lidt forvirret med de forskellige slags SKILL funktioner (dbFns, grafiske parametrized færdighed Fns, ROD Fns, grafiske pcell kompileret færdighedsbehov kode Fns, Interactive færdighedsbehov Fns og proceduremæssige færdigheder Fns. ..).Er der nogen valgte liste af færdighedsbehov funktioner for at skabe de SKILL pcells.Er den blanding af SKILL (db) og ROD funktioner i. Il færdighedsbehov fil er muligt, jeg ikke får nogen fejl i at gøre dette (sige et stretch parameter i maaster celle med db og rektangel med ROD)
, men den parameter tildelt i færdigheder (usibg db Fn) er ikke forskellig i mit eksempel celle ... hvad kunne være årsag til dette ....

Kunne nogen behage sende mig den SKILL pcell oprettelsen procedure i form af dokument eller en prøve pcell færdighedsbehov koden af MOS transistor.How dette SKILL pcells er i efterspørgslen i den nuværende tendens ...

Venter på dit svar
Sreenivas.E

 

Welcome to EDABoard.com

Sponsor

Back
Top