Spartan 3 FPGA bord programmering spørgsmål

[david90]

Hvordan kan jeg programmere bord, således at mit program ikke bliver slette, når strømmen er trukket?

 

[jay_ec_engg]

brug xilinx PROM og belastning ur-program til at PROM.så selvom ur bord vil slukke, PROM igen vil indlæse programmet i at ur fpga.når u vil ændre ur koden igen ændre det, og lasten i at PROM gennem jtag.

 

[david90]

Jeg ved, men hvordan kan jeg indlæse den i PROM?

 

[Sphinx]

Salam,

Xilinx Spartan3 Bestyrelsen har en PROM XCF02 og det er den metode til at konfigurere den.

- Start => Alle programmer => Xilinx ISE 6 => Tilbehør => VIRKNINGER

2 - Vælg "Boundary scan mode"

3 - Vælg "automatisk at oprette forbindelse til kabel-og identificere grænseforholdene scanne kæde"

4 - Klik på Udfør

5 - Klik til højre på "XCF02" ikonet og vælg program

6 - vælg din opsætningsfil (. Bit)

7 - fjern "verificere"

8 - tryk ok

Farvel<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />

 

[Vivek]

hej
men inden de downloader den bit fil, shouldn't vi konvertere bit fil til en PROM
format fil (f.eks. MCS)??

 

[Sphinx]

Salam,

Ja, hvis du vil programmere PROM (XCF02s).
Men hvis du ønsker at konfigurere fpga (XC3s200) eneste, du skal bruge bit fil kun.

Farvel

 

[gold_kiss]

Jeg gætter for Spartan 3 (XC3S200) Du skal kun bruge XCFS01S.

, mens du kan programmere FPGA bruger. bit fil direkte.Men Thats ikke-flygtige.
Skål,

 

[Mazi3]

er du nødt til at indstille statup ur

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />det skal være indstillet til at CCLK

kan du finde det under
generere programing fil-> egenskaber-> startindstillinger-> FPGA starte uret,
vælge CCLK for opstart fra PROM
og JTAG til boot over JTAG

 

[kredsl]

når jeg generere MCS filen fra. bit fil til at gemme det i en xilinx XCF02S PROM, får jeg følgende advarsel,

Advarsel: Impact 2257 Startup ur er blevet ændret til Cclk i bitstream lagret i hukommelsen, men den oprindelige bitstream fil forbliver uændret.

Det kan bare være et simpelt warnign men jeg er en total newbie og vil gerne vide, hvad det betyder?

Og endnu et spørgsmål

Citat:

generere programing fil-> egenskaber-> startindstillinger-> FPGA starte uret,

vælge CCLK for opstart fra PROM

 

[babe]

og glem ikke at tjekke jumper indstillinger i reference manual.

 

[kredsl]

Jeg realiserede begge de spørgsmål, jeg stillede, er de samme!tidligere havde jeg JTAG ur som startlyden ur ....

 

[samcheetah]

Mener @ ltium levende design evaluering kit har en PROM?

 

[GeneralMadDog]

samcheetah wrote:

Mener @ ltium levende design evaluering kit har en PROM?