specificere heltal rækkevidde og cykle gennem det

[drifterz]

Hej,

Jeg ønsker at gennemføre en tæller med en række sige fra 0 til 9.Er der en måde at specificere vifte sådan at det kun vil være inden for intervallet 0 til 9?For eksempel, hvis jeg bruger counter <= counter-1
Den nuværende modværdien er 0, og jeg ønsker subtraktion til udbytte 9 i stedet for -1 automatisk.Ligeledes når counter = 9, counter 1 vil give 0.
Er der en måde at gøre dette automatisk, uden at kontrollere, om det i koden ved hjælp af IF?TIA

 

[echo47]

Hvis du bruger Verilog, skal du tjekke count værdi.Prøv denne kompakte syntaks:

Op counter:

count <= count == 9?
0: count 1;Ned counter:

count <= count == 0?
9: count - 1;Op / ned counter:

count <= ned?
(count == 0? 9: count - 1): (count == 9? 0: count 1);

 

[drifterz]

Det er, hvad jeg gjorde i VHDL.
Var bare tænker om ved at angive fra 0 til 9, vil få det til at cyklus inden for dette interval.
Konstateret, at det ikke fungerer på denne måde, så bliver nødt til at kontrollere i koden ved hjælp af IF erklæringer som ovenfor.
Tak alligevel.

 

[FVM]

Det ville ikke være nyttigt, hvis en VHDL syntese værktøj tilføjer række kontrol til hver aritmetiske udtryk for en INTEGER variabel med et interval.Så der er ingen andre muligheder end at udføre de vifte tjekke, hvor du har brug for det.Men du kan bruge en funktion for at forbedre læsbarheden af din kode, bør det være i stand til at få den række info fra variabel attributter i funktion organ.