spore impedans på flere lag, multi-jord PCB

[spectre_man]

Hej,
Jeg har en flerlaget bord (12 lag, kan det være nødvendigt at øge ... læs videre) med flere isolerede grunde (afkast).

Det er en FPGA design, og alle de signaler med kritiske impedans specs er FPGA-jord Referencestandarden digitale I / O-signaler.

I mit lag stackup, der er seks PWR / GND plane lag, men kun en af disse er FPGA-GND.Det er et rigtigt fly lag (optager hele bord område).

Impedansen beregninger Jeg får fra bord sælgere synes at være at måle tykkelsen af den dielektriske mellem et signal om lag N og den nærmeste plane lag (r), ikke til FPGA-GND lag, hvor signalet er referencestandarden,
selvom at nærmeste plane lag (s) (er) helt isoleret fra de signaler, der er tale om.Mener at have nogen mening?

Hvis ikke, hvordan skal det ske?Jeg forestillede mig (måske forkert) at spore WIDTH ville være varieret på hvert lag, således at impedans beregning (ved hjælp af bredde på dette lag, og adskillelsen afstand fra FPGA-GND lag) ville komme ud til spec (i dette tilfælde 50 Ohm).Hvis dette er tilfældet, bør være relativt enkel.Er impedans calc ændret sig ved det faktum, at der kan isoleres metal plane lag mellem den kritiske spore og dens reference flyet?Jeg kan ikke finde noget spor impedans model, der viser dette, men i den virkelige verden på en flerlaget bord synes det vanvittigt at kræve, at GND fly (reference) altid støder op til en routing lag indeholdende signaler refererede til, at jorden - hver andre lag skulle være en begrundelse lag.

tak,
Jud

 

[senilicus]

a return path, regardless of its lenght, shape or signal rise time.

Hver sammenkoble er en transmissions linje med et signal og
en returvej, uanset dens længde, form eller signal stigningstid.Et signal ser en øjeblikkelig impedans på hvert skridt på vej ned ad en sammenkoble.

For 'fast' signaler, den returvej vil være så tæt som muligt på signalvejen.Dette vil være det plan, der er tættest på signalvejen.For returvej det gør ikke noget, hvis flyet er et GND eller Vcc fly.
Hvis du vil referere til et fly, der er længere væk, så er du nødt til at fjerne fly under spor på en sådan måde, at de krævede referenceplanet er tættest fly til signalet.Normalt du dont vil "åbne" planer, du vil have dem så solidt som muligt.
Jo mindre loop,
jo mindre SI problemer du vil have.Hvis du vil referere til den FPGA GND lag kun, flytte dette lag ved siden af det signal lag.Der er mange bøger om dette spørgsmål som;

Eric Bogatin - Signal Integrity Simplified
Douglas Brooks - Signal Integrity Emner og Printed Circuit Board Design
Stephen thieraf - High Speed Circuit Board SI
Howard Johnson - High Speed Digital Design, en håndbog i sort magi.

 

[spectre_man]

Tak - Jeg har lige talt med
professor Tom Van Doren (føreren af alle grundstødning / afskærmning spørgsmål) ved Missouri Institut for Videnskab og Teknologi, og han bekræfter, hvad du sagde.Jeg kunne ikke forstå det ræsonnement, men han gjorde det meget klart.Årsagen skyldes for høj frekvens, den kapacitive kobling mellem flyet lag ligner et kort, og så vende tilbage strømforhold DO følge elektrisk isoleret flyene, da de er tættere på signal striplinen, og så præsentere den laveste impedans.

Tak!