SRAM baseret FPGA for fejltolerance

[rahulmlokurte]

Jeg vil gerne vide, hvor præcis SRAM celler er til stede i FPGA?

 

[shaiko]

FPGA'er fra Altera og Xilinx har vigtigste stof fremstillet af SRAM celler. Combinatorical logik implementeres ved hjælp af disse celler. Actel på den anden side bruger Flash-teknologi i stedet for SRAM - ikke flygtige og mindre strømslugende. Men fremstillingen af ​​SRAM er som regel mere avanceret (i nm), som yeilds højere logik tæthed og giver mulighed for højere hastigheder.

 

[rahulmlokurte]

Tak Shaiko, men jeg har brug for oplysninger specifikt om Xilinx Virtex-5 FPGA.Where finder vi SRAM celler i det?

 

[shaiko]

Igen, er det ligegyldigt, om det er Spartan 3 / Spartan 6 / Virtex 6 / Virtex 7 eller Virtex 5 du er interesseret i. SRAM er ikke en "feature" af enheden eller noget, at enheden "har at byde på" som en mp3-afspiller i en bil. SRAM celler gøre selve FPGA stoffet! Læs venligst dette: [url = http://www.1-core.com/library/digital/fpga-architecture/] FPGA arkitekturer Oversigt [/url]

 

[rahulmlokurte]

Tak shaiko. websted, som du nævnte var nyttigt!

 

[shaiko]

Sure - glad for at hjælpe. "SRAM baseret FPGA til fejltolerance" - hvad fejltolerance søger du efter? Er der en særlig grund til du har besluttet at gå med Virtex 5?

 

[rahulmlokurte]

I mit projekt, jeg antager, at LUT sin sidder fast på faults.Using BIST teknik, har jeg opdaget, at der er faults.Now jeg nødt til at diagnosticere og rette denne type fejl. På grund af Anvendelighed af Virtex-5 i college, jeg går med det. Kan du foreslå mig nogle bøger eller links, der kan hjælpe.?

 

[shaiko]

Selvfølgelig kan jeg reccomand nogle gode bøger. Lad mig vide, hvad er din viden niveau. Er du bekendt med de grundlæggende elementer i digital circuitly (flip flops, muxes, dekodere, logik porte, RAM ...)? Har du nogen erfaring med VHDL eller Verilog?

 

[rahulmlokurte]

Ja, jeg er bekendt med digital logik. Jeg kender både VHDL og Verilog. Vi havde dem emne i vores academic.Please foreslå mig om fejldiagnosticering og fejltolerance.

 

[shaiko]

Før reffering til litteratur ... Hvis du er 100% sikker på, at fejlene ikke er resultatet af en defekt design - Jeg foreslår, at du prøve følgende: 1. Læs den sammenfattende rapport og se efter timing overtrædelser 2. Prøv at reducere clock speed for at se om det hjælper. 3. Brug ISE værktøj - optimere syntese for hastighed. 4. Integrer en fejlkorrektion kode i dit design (Hamming er den enkleste). 5. Anvende en CRC generator for at kontrollere for fejl. Hvis din FPGA forbinder til eksterne komponenter og design kører ved høje hastigheder kan det være en PCB-signal integritet problem. Sørg for, at I / O'er buffer indstillinger er indstillet korrekt. Nu litteraturen: http://www.chrec.org/pubs/AERO10_B5b.pdf (en interessant artikel). "En VHDL Primer" - Bhasker (godt udgangspunkt for skæve VHDL). "The Designer Guide til VHDL" (en mere avanceret og meget god bog). Men først - Sørg for, at DESIGN er 100% korrekt!