Stabil påvirke Circuit med aktivering / deaktivering Funktion i CMOS

[wylee]

Er der nogen ved, hvordan man designer en påvirke spænding reference kredsløb med aktivere / deaktivere funktionen i CMOS?

Normal stabil påvirke referencepunkt er genereret ud fra en kæde af samme størrelse PMOS belastninger.Hvordan kan vi forbedre dette med en aktivering / deaktivering circuitary som er stabile i processen og temperatursvingninger?

<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Spørgsmål" border="0" />

 

[news]

Prawie 2000 zgłoszeń dotyczących zamieszczania i rozpowszechniania nielegalnych treści w Internecie trafiło w I kwartale 2014 r. do zespołu Dyżurnet.pl, który jest jedynym w Polsce punktem kontaktowym przyjmującym zgłoszenia o nadużyciach w sieci.

Read more...

 

[rambus_ddr]

alle PMOs aktuelle kilde serie med en pmos switch, så du kan styre kontakten til at vælge den aktuelle gevinst

 

[electronrancher]

det er ikke, hvordan det gøres, men kan bruges til tider.

virkelige bias netværk i IC's dræbe porten spænding at lukke af for partiskhed nettet.

for et sæt pmos spejle, vil du tilføje en pmos mellem VDD og porten forbindelser.nu, når du tænder denne pmos om, det trækker porte alle dine spejle på VDD og slukker din bias strømninger.

et lignende trick for NMOS spejle, undtagen nu lukning transistor er NMOS, og trækker porte din NMOS spejle til jorden, standse NMOS strømninger.

Hope this helps!

 

[Edward_2288]

Nå, hvad er forskellen mellem de to teknikker?virker som det samme.

 

[electronrancher]

nope, ikke det samme - du får glitches, hvis du bruger en pmos pass enhed.

 

[Edward_2288]

så i praksis, den anden metode.godt, tak for videndeling.

 

[eekenneth]

Hvorfor får jeg glitches, hvis brug pMOS?
Selvom jeg praktisk brug NMOS som gate-off-strategi i mit design samt