Strukturerede ASIC

[viswa]

hvad er maent af strukturerede ASIC og maske programmerbare celler i strukturerede ASIC? Hvis det står mellem FPGA og ASIC wat er dens lighed med FPGA og ASIC?

 

[arunragavan]

Strukturerede ASICs er dem, der ligner Cell baseret ASICs ..tage et kig på denne

h ** p: / / www.synplicity.com/products/structuredasic/

ligheden CUD være arrangement af celler ..men seriøst ASICs og FPGA er helt forskellige.

med hensyn til,

 

[dddain_bramage]

> Hvad er maent af strukturerede ASIC og maske programmerbare celler i strukturerede ASIC?

Strukturerede ASICs ofte sammenlignet med "standard-celle" ASIC.I standard-celle ASICs, har kunden fuld frihed til at gennemføre alle "lag" af wafer (logik, forbindelser, via osv.) I en struktureret ASIC, producenten sælger et "standardiseret ramme" med kredsløb, der allerede er trykt på base - lag.Det er lidt ligesom en FPGA, hvor dør-området er befolket med en stor blanding af logiske gates (AND, OR, NOT, addere, osv.), og en vis mængde af mere avancerede ressourcer (RAM, register-filer, PLLs, jeg / O-blokke.)

Sammenlignet med standard-celle ASICs, strukturerede-ASIC (af den samme dør-området) har lavere udnyttelsesgrad (dvs. lavere logik kapacitet), men hurtigere ekspeditionstid (fra tapeout til første silicium) og lavere NRE omkostninger.Den hurtigere ekspeditionstid er ikke fordi struktureret-ASIC er opdigtet hurtigere - det er fordi den strukturerede-ASIC produkt har en 'standardiseret' base-lag.For producentens produkt-linje, er alle chips i produktlinjen ens, så mfg kan fremstille dem, før en kunde har gjort en ordre.Dette giver mulighed for hurtigere levering af første silicium, da kundens behandlingstid er blot den metal-lag afslutning (øvre sammenkoble lag) af ASIC.På samme måde, den enkelte kundes ASIC-kendelse kræver kun en delvis sæt masker (det øverste lag), reducere NRE-omkostningerne for en tapeout.

Standard-celle ASICs har generelt et lavere "per-enhed" omkostninger.Og selvfølgelig, da standardisering celle ASICs starte med en "blank floorplan«, har kunden fuld frihed til at tilpasse dø for sin ansøgning.(Kun begrænset af talent og proces design regler.) Men som støberimateriale fortsætter med at skrumpe ind, standard-celle tapeouts fortsætter med at skyrocket.Det breakeven-punkt for en rentabel standard-celle ASIC produkt fortsætter med at bevæge sig højere og højere (målt i volumen.) Så struktureret ASICs og FPGA'er vil sandsynligvis fylde midt i volumen applikationer.

Ligesom standard-celle ASICs, er struktureret ASICs tilbydes i forskellige produktserier.Der er produkter med blot 1 kunde sammenkoble lag (kun 1 orderable maske-lag), og der er produkter med 4-5 sammenkoble lag (4-5 orderable maske-lag.) Og selvfølgelig også de produktdifferentiering "pre-embedded IP "(memory controller, Microcontroller, high-speed I / O, indlejrede RAM / ROM osv.)