Synopsys DC Bibliotek Spørgsmål

[sampham04]

Hej, I Synopsys DC Jeg prøvede at analysere og udarbejde to filer jeg har på denne måde: analysere-f Verilog lib/GSCLib_3.0.v analysere-f Verilog src-Trojan-free/uart_scan.v udarbejde UART, men jeg får følgende advarsler: Information: Opbygning af design «udp_mux2 '. (HDL-193) Advarsel: Kan ikke finde det design "udp_mux2 'i biblioteket' arbejde '. (LBR-1) Information: Opbygning af design «udp_dff '. (HDL-193) Advarsel: Kan ikke finde det design "udp_dff 'i biblioteket' arbejde '. (LBR-1) Advarsel: Design 'UART' har '3 'uløst referencer. For mere detaljerede oplysninger, kan du bruge "link" kommandoen. (UID-341) Jeg ved, at udp_mux2 og udp_dff er primitiver i lib/GSCLib_3.0.v så jeg forstår ikke hvorfor de ikke kan findes. Skal jeg være at analysere filen anderledes? Eller er det en advarsel om, at jeg bare kan ignorere? Tak!

 

[kornukhin]

Bibliotek primitiver (AND, OR, NOT, DFF ...) bør være i Liberty (. Lib) format. Jeg tror, ​​du har brug for: - sæt GSCLib_3.0.lib som link_library - ikke analysere GSCLib_3.0.v

 

[sampham04]

Grunden til at jeg er nødt til at analysere GSCLib_3.0.v filen er fordi uart_scan.v fil, som jeg har var syntetiseret i Cadence. Alle biblioteket primitiver, der Cadence anvendelser i GSCLib_3.0.v filen. Brug denne fil den normale (og, eller, ikke, DFF ...) primitiver, der bruges i uart_scan.v filen kan findes med undtagelse af udp er, som jeg nævnte tidligere.

 

[kornukhin]

RTL Compiler (fra Cadence) også har brug for. Lib-fil til at syntetisere.

 

[sampham04]

Right, jeg tror, ​​hvem syntetiseret af banen i Kadence brugt. Lib fil, men jeg forsøger nu at bruge denne kadence syntetiseret kode med Synopsys værktøjer, jeg har, fordi jeg er uvant med kadence. Den person, forudsat at biblioteket i Verilog kode, så definitionerne af de moduler, der Cadence bruger er til rådighed. Jeg er bare har problemer med at få den brugerdefinerede primitiver ind i biblioteket, at Design Compiler kigger på. Der er definitioner af moduler, der definerer alle de hvis'er og ors anvendt, og ved at analysere lib/GSCLib_3.0.v filen disse definitioner kan bruges i uart_scan.v filen i Design Compiler. Af en eller anden grund, i modsætning til moduler i GSCLib_3.0.v er den brugerdefinerede primitiver ikke bliver tilføjet som designs til biblioteket, så de kan blive fundet, mens udarbejdelsen uart_scan.v.

 

[kornukhin]

Jeg forstår dit problem, men DC behov timing og funktionelle oplysninger fra. Lib. Selv hvis du eller anden måde finde udp_mux2/udp_dff Verilog kildekode du ikke kan syntetisere dit modul eller gøre timing analyse eller magt analyse ved hjælp af DC. Verilog filer indeholder ikke alle nødvendige oplysninger. Prøv at finde GSCLib.lib inde Cadence installere mappe.

 

[wsong0210]

Sørg for, at søgestier få * Her * betyder alle design, biblioteker, du har analyseret.

 

[sampham04]

Så hvis jeg finder det. Lib fil med den tid og kraft analyse information så er jeg bare nævnes, at ind i biblioteket, og det vil virke? Ville jeg bare analysere den til at omfatte den til biblioteket eller skal jeg bruge en anden kommando? Jeg har en. Sdf fil, der har oplysninger om tid, men jeg tror, ​​at link_library kun vil tage. Db filer.

 

[kornukhin]

. For at oprette db fil, du har brug for: 1. Åbn DC 2. read_lib gsclib.lib 3. write_lib gsclib-o gsclib.db at bruge det satte target_library gsclib.db sæt link_library {* gsclib.db}