synopsys parallelle sag

D

de

Guest
når du kører sythesis for RTLs med Design Compiler, for en sag erklæring, hvis vi ønsker at den skal køres Samtidig er det korrekt, hvis vi gerne nedenfor:

sagen (y) / * synopsys parallel_case * /

eller burde være

sagen (y) / * synopsys_parallel_case * /

 
siden du bruger direktiver Jeg tror sine må køre på den måde!

 
sxqzj wrote:

siden du bruger direktiver Jeg tror sine må køre på den måde!
 
korrekt brug er ....
/ / Synopsys parallel_case
Sidst redigeret af eda_wiz den
28. marts 2006 16:44, edited 1 gang i den samlede

 
Det første er rigtigt!
Den anden vil blive fortolke som en kommentar

 
hej,
Ifølge RMM anden version og nogle papir fra lun, dont brug full_parallel, den kan forårsage simulation forskellen mellem før og efter syntese.

 
synes kun / / synopsys xxxx direktiv format.
Jeg har ikke set nogen / * synopsys xxx * / direktivet.
I lun papaer:
"full_case parallel_case", den Evil Twins af Verilog Synthesis, forfatteren antydet, at det er bedre at kode en fuldstændig og parallelle sag erklæring, end det er at bruge direktiver for at kompensere for dårlige kodning praksis.Og jeg er enig med ham.

 
Jeg fandt nogle mærkelige problem,

for eksempel inden for en RTL design, der er masser af tilfælde redegørelse, som jeg satte "/ / synopsys parallel_case" direktiv for dem alle.

Men under syntesen, nogle advarsler kom ud som viste, at nogle tilfælde erklæringer (ikke dem alle) ikke er parallel sag.Som følge heraf er tidsplanen for syntesen blevet meget dårlig.

Jeg forsøgte at fjerne dem, direktivet fra tilfældet erklæringer med advarsel, og advarslerne forsvinder, når jeg igen sammenfatte den RTL og timingen hindring kan imødekommes.

Kan nogen forklare det?

 
zzczx wrote:

synes kun / / synopsys xxxx direktiv format.

Jeg har ikke set nogen / * synopsys xxx * / direktivet.

I lun papaer:

"full_case parallel_case", den Evil Twins af Verilog Synthesis, forfatteren antydet, at det er bedre at kode en fuldstændig og parallelle sag erklæring, end det er at bruge direktiver for at kompensere for dårlige kodning praksis.
Og jeg er enig med ham.
 
De skrev:Hi zzczx,

De mener direktivet "/ * synopsys xxxx * /" og "/ / synopsys xxx" vil producere andet resultat?
 
De skrev:

Jeg fandt nogle mærkelige problem,for eksempel inden for en RTL design, der er masser af tilfælde redegørelse, som jeg satte "/ / synopsys parallel_case" direktiv for dem alle.Men under syntesen, nogle advarsler kom ud som viste, at nogle tilfælde erklæringer (ikke dem alle) ikke er parallel sag.
Som følge heraf er tidsplanen for syntesen blevet meget dårlig.Jeg forsøgte at fjerne dem, direktivet fra tilfældet erklæringer med advarsel, og advarslerne forsvinder, når jeg igen sammenfatte den RTL og timingen hindring kan imødekommes.Kan nogen forklare det?
 
De skrev:Af den måde, hørt nogen sagde, at den nye version af DC vil behandle alle tilfælde erklæring som parallelle tilfælde endda er der ingen parallel sag direktivet anvendes, er det sandt?

Som jeg forsøge med nogle enkle eksempler, der ikke er nogen forskel mellem syntesen følge af den ene med parallelle sag direktivet og en anden uden.
 
zzczx wrote:De skrev:Af den måde, hørt nogen sagde, at den nye version af DC vil behandle alle tilfælde erklæring som parallelle tilfælde endda er der ingen parallel sag direktivet anvendes, er det sandt?

Som jeg forsøge med nogle enkle eksempler, der ikke er nogen forskel mellem syntesen følge af den ene med parallelle sag direktivet og en anden uden.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top