System Verilog Random Seed Variation

[spartanthewarrior]

Hi All,

Kan ethvert organ, fortæller, hvordan du kan variere Seed Værdi i System Verilog.

Jeg arbejder på Synopsys VMM Metodologi.

 

[vinod_cheedella]

srandom (int frø) er nøglen til at have manuel frø ....

klasse packet;
rand bit [7:0] header;

funktion ny (int frø);
this.srandom (frø);
endfunction
endclass

indledende begynde
Packet p = ny;
p.new (33);
ende

 

[ankit12345]

Jeg skrev en artikel om såning SV testbench.

Check it out på "SV randomisering" topic@www.testbench.in

 

[aji_vlsi]

spartanthewarrior wrote:

Hi All,Kan ethvert organ, fortæller, hvordan du kan variere Seed Værdi i System Verilog.Jeg arbejder på Synopsys VMM Metodologi.

 

[raul_777_h]

Main () (
time_t * t;
srand (tid (t));
printf ( "% d \ n", rand ());

exit (0);
)
og kompilere det brug gcc.output navngives tilfældigt.
Så brug denne mulighed:
vera_random_seed = «. / tilfældig«