tærskel spænding (VT) matching af NMOS og PMOS

[engrvip]

hvorfor matchningen af Vt så nødvendig mellem NMOS og PMOS i analog design????shouldnt der characcterstic afhænger alene af deres overdrive volatges???så selv om Vt's er forskellige det kan blive mødt med stigende overdrive Spænding ...... hvis aby godt studiemiljø materiale om dette emne plz sende det ....

tak

 

[nassim_el85]

Hej

Femte's manglende resultat i den mest betydelige del af offset-spænding i CMOS-applikationer såsom diff par.

 

[ch1k0]

Streng matching af femte mellem NMOS * og * PMOS enheder er normalt * ikke * et krav, hvis banen i spørgsmålet er godt udformet.

Der bør være god matchning mellem MOS-udstyr af samme type, i de fleste præcision applikationer, og som regel den skævhed i femte er dominerende.

 

[ycj]

Jeg vil gerne vide, hvordan man passer femte's i layout / kredsløb niveau?Til min viden, kan alle de kredsløb designer gøre, er at mindske effekten af femte variation.

 

[waosai]

Du kan bruge nogle layout-teknikker til at matche femte såsom interdigitized struktur (annullere lineær fejl i X eller Y-retning), cross-koblede struktur (annullere lineær fejl i både X og Y-retning).

I nogle specielle analog blok design, dvs DAC særlig metode, der anvendes som
Q ²-Random Walk Switching, dynamisk element Matching osv.

Selv om du kan bruge bulk-Driven MOS transistorer, fordi femte har lille effekt på denne type af MOS.

 

[Cretu]

engrvip skrev:

hvorfor matchningen af Vt så nødvendig mellem NMOS og PMOS i analog design????
shouldnt der characcterstic afhænger alene af deres overdrive volatges???
så selv om Vt's er forskellige det kan blive mødt med stigende overdrive Spænding ...... hvis aby godt studiemiljø materiale om dette emne plz sende det ....tak