Hvis du er ved at set_auto_disable_drc_nets-konstant falske DC tilføjer slips celler baseret på max_fanout egenskab af disse slips celler.Hvis du indstiller variablen til false, før din første compile-scanning, så Design Compiler forbinder scanning sætte benet af hver scanning flop til en tie0 celle.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
