P
princemufi
Guest
Jeg er i øjeblikket forsøger at skabe en tech.dpux for vtvtlib25 standard celle biblioteket.Jeg har formået at skabe en GDS fil fra stream.map fil, som vtvtlib.Jeg har brugt tutorials på nettet for tech.dpux fil men de kræver alle lef2hdl kunne man foreslå, hvordan man skaber de tech.dpux fil i kadencen, som har oplysninger til cellen layout.De filer jeg har på nuværende tidspunkt er techfile.cds, template.v (verilog fil til alle celler), vtvtlib25.alf, vtvtlib25.tlf og vt_lib.lef.
Også hvis nogen har en tech.dpux fil som someties leveres.Kan du venligst sende det til mig eller vedhæfte til stillingen.Min e-mail er prince_mufi på hotm ** l dot com.Hjælp meget værdsat
Hilsen
Mufi
sorry glemte at sige en ting mere.Den lef2hld filen jeg nævnte er et værktøj gøre nogen ved, hvordan man indlæse det?da dette ville også hjælpe.Jeg har forsøgt at binde det i CIW men siger cant være fundet!!.
Også hvis nogen har en tech.dpux fil som someties leveres.Kan du venligst sende det til mig eller vedhæfte til stillingen.Min e-mail er prince_mufi på hotm ** l dot com.Hjælp meget værdsat
Hilsen
Mufi
sorry glemte at sige en ting mere.Den lef2hld filen jeg nævnte er et værktøj gøre nogen ved, hvordan man indlæse det?da dette ville også hjælpe.Jeg har forsøgt at binde det i CIW men siger cant være fundet!!.