F
flysnows
Guest
Tese: En 8Bit 150MHz CMOS AD konverter Denne afhandling præsenterer en 8-bit, 5-trins interleaved og pipeline ADC, der udfører analog behandling kun ved hjælp af open-loop kredsløb såsom differentierede par og kilde tilhængere, hvorved der opnås en høj konverteringsfrekvens. Begrebet "glidende interpolation" foreslås at fjerne behovet for en lang række af komparatorer eller Interstage digital-til-analog konvertere og rester forstærkere. Den pipelining inkorporerer fordelt prøveudtagning mellem de faser, således at slappe af lineariteten hastighed trade-offs i prøven og hold funktioner. Dette arbejde indfører også en "ur kant omplacering" teknik, der undertrykker timing mismatch problemer i interleaved systemer. Desuden har man for at reducere integreret linearitet fejl (INL) med ubetydelig hastighed eller kraft straf, en "reinterpolation" metode er foreslået.