Texas Instruments FPGA router fejl, kan nogen heip mig?

[shoufeng_luo]

Hej alle, jeg bruger et par LVDS signaler som forskellen clks af DCM, Ved gennemførelsen af design, jeg støder på en fejl, som følger: Dette design indeholder en LVDS pair.The par oplysningsforpligtelser skal være palced i et specifikt relatice structure.What skal jeg gøre for at rette fejlen? Tak!

 

[maksya]

Placer ben korrekt!Der må være nogle retningslinjer i Texas's dokumentation for din FPGA nævnt "PCB Layout" eller "pad Placement & DC Guidelines".For eksempel har Altera's Cyclone sådanne begrænsninger:

- Single-ended indgange kan kun anbringes fire eller flere puder væk fra en differentieret pad.
- Single-ended udgange og bidirektionale puder må kun placeres fem eller flere puder væk fra en differentieret pad.

 

[EDALIST]

du er i stort problem, da de er dedikerede stifter (du probebly bruger GC).

den eneste løsning jeg kan se er at bruge uret som single ended ursignal.

 

[shoufeng_luo]

Thanks a lot, et par af differentierede signaler, skal være tilsluttet et par differentieret puder af fpga.But jeg forbinde dem med to puder ikke være en pair.So fejlen happens.I forpligtet til at bruge en sigle endte colck.