Texas pgm hjælpe?

[Senthilkumar]

Hai,

Jeg skriver koden i ise som denne

library IEEE;
brug ieee.std_logic_1164.all;
brug ieee.std_logic_unsigned.all;

enhed seven_seg er
port (
clk_raw: i std_logic;
A: i std_logic;
b: i std_logic;
c: out std_logic
);
ende seven_seg;arkitektur seven_seg_arch af seven_seg er
begynd

c <= a og b;

ende seven_seg_arch;efter jeg kompilere ok

sysntheisis ok

i pin constrin de clkraw vil ikke komme

kun abc kommer

Hvordan kan jeg tildele pin i grafik-mode for at clk_raw signal.nogen hjælp at.

tak

 

[samuel_john]

hej

da u har ikke brug clk_raw det er ikke set efter syntese.

prøve at bruge attributten "holde" for signalet clk_raw ...
det vil beholde benet efter syntesen ..

tak ..

 

[maestor]

Hvis du ikke bruger det, hvorfor vil du ønsker at tildele en PIN-kode til dette signal?

Bare forsøger værktøjet?

Hvorfor vil du bruge den grafiske tilstand?Jeg personligt kan ikke lide det og ikke bruger det.

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Kølig" border="0" />- maestor