Threshold spænding på transistoren.

[wccheng]

Kære alle,

Jeg har nogle quesitons om den tærskel spænding i CMOS.Jeg håber nogen kan svare på det.Tak først.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Smile" border="0" />Af samme konfiguration (fælles kilde), og på samme bias spænding og samme skærmformat på de to NMOS (den ene er 10 / 1 og den anden er 100/10), hvorfor den tærskel spænding i 100/10 er højere end 10 / 1?Faktisk er der VSB = 0 i to tilfælde.

Tak

wccheng

 

[Bigboss]

Grund af Kanal-Body spændinger er forskellige, så Vt er forskellige i to transistor.For mere information se på side 106-111 i bogen af Yannis Tsividis, Drift og modellering af MOS-Transistor, 2nd Edition.