Til Floorplanning

[nvranil]

Hej gutter, mens jeg læste på Floor planlægning, ved hjælp af IBM ASIC-flow, det er at vide, at den info fra gulvet planlægning er sendt tilbage til syntese trin, og sted og rute.
1.why sendes tilbage til syntese trin efter gør gulvet planlægning?

 

[sim_333]

Dette sker becaz vi får en hurtig idé om, hvordan værktøjet vil gøre efter placering, og vi kan kontrollere, om de moduler, hvor problemer med timingen kommer og sende dem vej til resythesis.Håber, at præciserer ur tvivl

 

[shiv_emf]

hvilke oplysninger der er sendt efter floorplanning?
DEF-fil?

viser placeringen af hardmarco?

 

[stormwolf]

Du kan betyde pysical syntese, efter en indledende grundplan, wire belastning og celle sted, er Inital sæt.
I DC, har en metode opkald brugerdefineret wire belastning,
wiren belastning er skaber ved grundplan ikke standard
wire belastning i biblioteket, tiden er mere accrate.
Så syntese værktøjer kan resynthesis det til at forbedre
effektiv.Jeg husker DC kan læse PDEF fil til
snyesis.
Og nu behøver ikke gøre dette, kan nogle psycial syntese værktøj gøre dette arbejde.
Før vi bruger kadence psycial syntese værktøjer, timingen er god.

 

[sim_333]

Efter Floorplanning, u have alle oplysninger om, hvordan makroer r placeret, deres orientering, placering blokeringer, og disse kan gemmes i def, eller kan lastes på def fra en tidligere gemt. Fp fil.

 

[shiv_emf]

kaldes det def fil i IBM ASIC flow?

def - design udveksling format

Shiv