timing optimering i soc støder presserende

L

lightcloud

Guest
Hej,
Jeg gør timingen optimering i soc møde, nu har jeg et par spørgsmål:

1.After sted, jeg optimere timing.When jeg vælge opsætning og design regel mulighed,
den endelige anvendelse ændres fra 0,7 til 0,95, men i astro-udnyttelsen forandring
er begrænset i 5%, så jeg vil gerne vide, hvordan de kan kontrollere det? Måske jeg vælge konfigurationsindstilling
og efter CTS jeg vælge design reglen option.Did alle design regelbrud bør
faste?
2.Does en kende tidspunktet optimering flow i soc møde?
3.how at gøre buffer træ i soc møde, såsom reset signal, gør det i CTS som ur
signal?

venlig hilsen

 
efter nærmere routing, kontrollere vi for eventuelle negative slæk i setup tid, og derefter gøre timing optimering for at fjerne dem ... så kommer CTS hvis ikke gjort tidligere ..efterfulgt af hold time analyse ... samme er kontrolleret i besiddelse af tid også sige, hvis der er nogen negativ slacks, derefter løbe til at fjerne det ............

hvis vi r ikke i stand til at fjerne det ved timing optimering ...så hvordan gør vi det manuelt thats min Q. ..Lad mig vide, hvis der er noget galt ....
tak,
Prasad

 
1.Jeg tror, du kan se detaljeret rapport om din timing analyse.Vil du bruge store buffer til at fastsætte den fælles landbrugspolitik og overgangen overtrædelse.Og bruger du udleveringen mulighed.Hvis du bruger SOC5.2 du kan denne indstilling er detault.Det kan krybe cellens størrelse i ingen-kritiske vej.

2.Du kan køre optdesign efter placering.Og så CTS -> optdesign -> lave hold -> detalje rute -> optdesign post og fastsætte (om nødvendigt).

3.For buffer træ, bare jeg lader støder automatisk optimere design, vil det tilføje nogle buffer i den høje fanout netto.

 
Tak, da jeg syntese jeg brugte nul wire belastning model, måske dette påvirke optimering?

 
Hej
I SoC Encounter Timing optimering kan ske i
1.preCts fase (efter placering)
2.postCts fase (efter CTS)
3.postRoute fase.
Udnyttelse du kan styre.Dette betyder, at du er contraining værktøjet til at arbejde på optimering.
I optmization selv værktøjet vil tjekke for DRV krænkelser og prøve at løse det.Ingen Ikke alle de krænkelser kan fastsættes.Det vil udstede advarsel som Hvor meget reelle krænkelser er der, og hvor meget det kan fikse.
Jeg tror, i dit design der er et enormt negativ slæk og DRVs så at imødekomme værktøj forsøger at tilføje flere buffere.
Prøv at give reclaimArea mulighed.

Håber det hjælper

 
Jeg tror, din kerne udnyttelse ratio er for høj.Se også conjestion.Hvis de er for høje, så prøv at fordelingen og region nogle blokke.Ellers kan du tænker på at udvide kernen.

Just my 2 cents.

 

Welcome to EDABoard.com

Sponsor

Back
Top