to ur, hvordan man kan finde ud af, hvilken frekvens er højere?

[littlefield]

to ur, den ene er clocka, den anden er clockb jeg ikke kender frekvensen for dem, hvis hyppigheden af clocka er højere end clockb, output er '1 'hvordan man implementerer det i Verilog?

 

[Old Nick]

tælle de stigende kanter af hver ur. Første at nå frem til en forudindstillet tæller er højeste frekvens. Der kan være andre måder, men det bør arbejde, og hvis du kender det grundlæggende i Verilog det skal være nemt at kode.

 

[littlefield]

er at registrere output eller en kombination output? hvis registrerer output, hvilket ur skal jeg vælge? hvis kombination udgang, har det glitch

 

[lordsathish]

Hej ... tror min løsning ville være enkel ... har en n-bit tæller for både ure ... starte både tællerne på samme tid ... når overflow forekommer i en af tælleren nulstiller tællerne ... den colck der fører til overflow er den hurtigste ... denne overløb kunne bruges til at indstille en flip-flop, så jo hurtigere uret vil være kendt, indtil en anden overflow der opstår ...

 

[master_picengineer]

God idé lordsathish, men dont du tror ths løsning er en masse område tidskrævende løsning?

 

[lordsathish]

[Quote = master_picengineer] Nice ide lordsathish, men dont du tror ths løsning er en masse område tidskrævende løsning? [/Quote] er der en bedre måde, som bruger mindre område ...?

 

[ftfs2002]

den simpleste Methode er ved hjælp af fase detektor

 

[laststep]

skabe 2 counter, lad tælleren tæller indtil 10 (eller nogle tal, men må større end 2, fordi 2 uret ikke kan triger på samme tid), og derefter sammenligne de 2 tællere output-værdi til at bestemme hvor 1 er større. if (clka'event og clka = 1) da cntra