transistor niveau simulation

[DeepIC]

Er transistor niveau simulation er et must for digital IC chip?

 

[krystal]

Hvad mener du med digital IC chip?
Hvis jeg har ret, de fleste digitale design ender, når du er færdig med syntese.Du har din gate niveau netlist og kører funktionelle samt timing analyse med det.Derefter skal du består netlist til P & R ingeniør.Sandsynligvis ville du have Iterationen.
Transistor niveau simulation ville kun være sket, hvis du har timing eller effekt problem.

 

[gauiver]

What do u forstår ved en digital IC chip.hvis u er designe en chip på transistor niveau derefter ja.hvis u vil bare funktionaliteten derefter bruge standard IC's rådighed.hvis u ikke får den nøjagtige functionalty så u kan få brug for en transistor skala simlation og design

 

[shiowjyh]

Jeg tror ikke, det er en god idé, hvis der går for transistor niveau simulering på ASIC design ....
Der er flere ting, du skal være opmærksom på,
såsom race,, constraint, timing krænkelse, DFT (design for test) ...

 

[korek]

Det er ikke en god ide at lave simulering af IC om transistor plan.Første du ikke har en ordentlig modeller - ingen sælgeren give dig sådanne oplysninger.End du kan møde nogle divergens problemer, og endelig du ikke er sikker, hvis du model virkelig alt.