TSMC behandle konkrete lag oplysninger

[kumar123]

Hej Eksperter,
kan nogen fortælle mig, hvad disse lag betød?og særlige krav til TSMC bibliotek for resistor skabelse fra layout eller fab proces perspektiv

lag: RPO, RH, RPDMY

Jeg ved, at disse RPO sammen med RH anvendes til salicidation (for at mindske modstand), hvor der som jeg ser RPDMY er ofte er til stede for både w / i og w / o salicidation.

Tak på forhånd

Kumar

 

[pawan_nayal]

RPDMY: Poly / OD resistor dummy-laget til LVS.Forkant med RPDMY over Poly / OD bestemmer W / L af modstande.Det er ikke maske lag.

RPO: Ikke silicided område definition.Det er maske lag.

RH:?(Jeg kan ikke finde dette lag)

 

[rajkumaru]

Hej,
du kan finde ud af de oplysninger om dette lag i LVS fil.Der er det nævnes, at hvis du ønsker at tegne en poly modstand så det bør indeholde POLY RDUMY.

This is dummy layer which define the area of poly which will be consider as resistor.

Jeg tror, dette vil være gennemsigtigt lag.Hvis dette lag ikke er tilgængelig i din palet kan du få oplysninger (antal RDUMY lag) fra Den Demokratiske Republik Congo fil, og du kan oprette et nyt lag i din pallete.
Hvis jeg er forkert, så lad mig det vide.