udformningen af ultralow magt 16 bit sigma-delta ADC

[Naomi]

hej

Jeg er at designe en 16-bit sigma-delta ADC i kadence.Jeg er ikke i stand til at designe en decimering filter i CMOS ...kan nogen foreslå mig et kredsløb

 

[willyboy19]

Du kan finde hvordan man opbygger en decimering filter i mange DSP bøger.Typisk implementering indebærer ROM / RAM-baseret controller plus en MAC-enhed.Filteret koefficienter kan nemt findes i MATLAB filter design værktøjer.

 

[nickooeda]

du først lære "signal, og systemet", derefter "ved hjælp af Matlab", derefter "Verilog", så .....

 

[tucura]

En decimering filter bruger en Cascaded-Integrator-Comb sektion
efterfulgt af en FIR sektion.CIC sektion decimates ned til 4
gange output prøveudtagningshyppighed og har et svar af
form (sin x over x) ^ n, idet n er højere end den rækkefølge, de analoge
afsnit.Det FIR kan være enhver lineær fase design, og bruges til
antialias pourposes.Hvis clock frekvens er mindre end, siger 10 MHz,
effekt er meget lav (UW).