J
janw
Guest
Hej, jeg gerne
vil have dine forslag til, hvad CPLD / FPGA del skal bruges til at fordoble en 5-10 MHz input ur, derefter udsende dette på nogle ben.
Toldsatsen cyklus af "clk2x" output ur skulle være 50% og jitter bør ikke meget værre end det input jitter.I vs out fase forskel betyder ikke noget.Der er nogle ekstra counter og begivenhed timerindstilling ting sker også, enkel, men stadig Jeg vil
hellere gerne undgå et særskilt PLL chip hvis det er muligt.
Problemet synes virkelig nemt ...
Men jeg allerede kigget lidt og fundet Xilinx CoolRunner-II med Ur dobbleren marketing-funktionen, så bemærket dette kun betyder, at den har dual-kant flipflops.
Der er også Spartan-3 med deres DCMs, men selv om jeg ikke fandt nogen reel jitter tal, andre udstationeringer sige, at for 5-10MHz reference jeg nødt til at bruge DFS-tilstand og derefter jitter kan "temmelig dårlige".Og FPGAs er $ $ $ sammenlignet med CPLD.
Endelig fandt jeg den Gitter MachXO, er det formodes at indeholde en form for en PLL.
Er der nogen kender en MachXO micromodule?
Eller måske du kender nogle bedre løsning?
Nogle andre CPLD at trivially kan fordoble et input ur og output denne clk2x?
Tak!
vil have dine forslag til, hvad CPLD / FPGA del skal bruges til at fordoble en 5-10 MHz input ur, derefter udsende dette på nogle ben.
Toldsatsen cyklus af "clk2x" output ur skulle være 50% og jitter bør ikke meget værre end det input jitter.I vs out fase forskel betyder ikke noget.Der er nogle ekstra counter og begivenhed timerindstilling ting sker også, enkel, men stadig Jeg vil
hellere gerne undgå et særskilt PLL chip hvis det er muligt.
Problemet synes virkelig nemt ...
Men jeg allerede kigget lidt og fundet Xilinx CoolRunner-II med Ur dobbleren marketing-funktionen, så bemærket dette kun betyder, at den har dual-kant flipflops.
Der er også Spartan-3 med deres DCMs, men selv om jeg ikke fandt nogen reel jitter tal, andre udstationeringer sige, at for 5-10MHz reference jeg nødt til at bruge DFS-tilstand og derefter jitter kan "temmelig dårlige".Og FPGAs er $ $ $ sammenlignet med CPLD.
Endelig fandt jeg den Gitter MachXO, er det formodes at indeholde en form for en PLL.
Er der nogen kender en MachXO micromodule?
Eller måske du kender nogle bedre løsning?
Nogle andre CPLD at trivially kan fordoble et input ur og output denne clk2x?
Tak!