Under multikombinerbare logik ud af clocket processen (VHDL)

[Ars-vita]

Hi everybody!

Er der nogen har nogen idé om følgende spørgsmål: hvordan vil det påvirke resultatet design, hvis jeg tager multikombinerbare logik ud af clocket processen?Hvilke forskelle er der i syntesen?

Sammenlign følgende to implementeringer af tælle registrere som et eksempel.

1:a gennemførelse med tilføjelse inde i clocket processen:
Koderoces (CLK, nRESET)

begynd

hvis nRESET = '0 'så

COUNT <= (andre => '0 ');

elsif CLK'event og CLK = '1 'og derefter

hvis Aktiver = '1 'så

COUNT <= count 1;

end if;

end if;

end process;

 

[news]

Amerykańska Agencja Kosmiczna połączyła siły z producentem hitu Angry Birds, a efekty widać w zaktualizowanej grze Angry Birds Space. Teraz nie tylko bawi, ale również i uczy.

Read more...

 

[FVM]

Der er en lille forskel mellem at anvende en explicite ur muligt (første konstruere) og tildeling af en konstant værdi (andet konstruere).I det omfang, kan det sammenfattende resultatet være lidt forskellige afhængigt af de involverede hardwarefunktioner og værktøj præferencer, men svarer alligevel.

Jeg ville foretrække den første opføre for det er bedre læsbarhed.