Urgent: Async. protokol til synkronisering. protokol-interface

[normanmxw]

Hej, jeg seriøst brug for nogle råd og referencematerialer på at bygge en grænseflade mellem en Intel mikroprocessor (asynkron protokol) til en synkron SRAM (synkron protokol). Både interface og SRAM er lokale on-chip-komponenter. Udfordringen er, at min brugerflade er fastsat til 60MHz lokale ur til synkronisering. Og uden at øge den lokale klokfrekvensen, er der nogen alternativer til at forbedre gennemløb af min interface til SRAM? Enhver hjælp er meget værdsat. Tak.

 

[kctang]

Hvilken protokol du bruger, og hvad der er uret på din Intel processor?

 

[normanmxw]

Hej, det er en microcontroller Intel 8051 ..... signalerne er: databus, adresse bus, kontrol signaler (Chip Select, læse, skrive) ... der er ingen uret tilsluttet min chip. Hvilket er grunden til jeg har brug for at specielt grænseflade det til min synkrone SRAM, mine chips ur er 60MHz max.

 

[kctang]

Her er mit forslag: 1. Sample & registrerer den faldende kanten af ALE og låsen P0 og P2 til den adresse, øvre og nedre adresse. 2. Detektere braklægning af P3 [6] og P3 [7] for læse-og skrive operation med adressen lukket i løbet ALE gøres gældende. Du bør have så meget tid til at gøre I / O med denne langsomme MCU. Hvis du har brug for nogle mere info. Jeg kan hjælpe dig; ^)