USB & FPGA & FIFO

[yongqin2005]

Jeg vælger USB2.0 cypres 68.013 chip, bruger slave FIFO-mode, så i FPGA design Ekstern mester, med henblik på at conmunicate med modulet FIFO.
Problemet er, hvordan man designer den eksterne master til at kontrollere de data kan overføres mellem chip68013 og en anden FIFO, såsom FIFOA.

tak u meget, behage hjælp mig

 

[maksya]

yongqin2005 skrev:

Jeg vælger USB2.0 cypres 68.013 chip, bruger slave FIFO-mode, så i FPGA design Ekstern mester, med henblik på at conmunicate med modulet FIFO.

Problemet er, hvordan man designer den eksterne master til at kontrollere de data kan overføres mellem chip68013 og en anden FIFO, såsom FIFOA.tak u meget, behage hjælp mig