VCO fase støjreduktion teknikker

[mouzid]

Hej,Jeg har en differencetial fire faser fuldt CMOS VCO (3.5Ghz-4.5Ghz).Fasen støj målt er -63 dBc / Hz @ 1 Mhz udlignet ved 4 GHz.

Er der nogle teknikker til at reducere VCO Fase støj?
Sådan finder du den optimale transistor størrelsessortering for at opnå mindre muligt fase støj.

Thanks in advance.

 

[rania_hassan]

Hej,
Som magt steg den fase støj faldt
venlig hilsen,
Rania

 

[bakaberry]

gøre nogle støj beregninger i hånden for at se støj bidrag, der sprøjtes ind i tanken.Bør se på flimmer og termiske støj hovedsagelig.Hvis du bruger kadencen så støjen resumé vil vise en liste over dine individuelle enhedens støj bidrag.derefter blot minimere støj i overensstemmelse hermed ved hjælp af ligninger findes i de fleste tekster / forelæsning noter.Et eksempel ville være sige for flimmer støj fra din hale nuværende spejl (hvis du har en).Normalt denne flimren støjen er enorm og bliver op omregnes til vco, en måde at reducere det er at øge (W * L), en anden måde er at mindske de nuværende, men løbende vil, når de er konstrueret ordentligt reducere dit swing dermed falde fase støj endnu mere det bedste er at øge transistor størrelse af halen for flimmer støj.Alternativt kan du tilføje en resonator som shorts alle lavfrekvente nuværende støj genereret af halen så theres ingen upconversion.Transistor sizings vil afhænge af, hvilken type støj dominerer i dit kredsløb, øge gm at minimere spænding støj, minimere gm at reducere nuværende støj.Brug fingrene til at reducere gate resistens dermed termisk støj.Når du
har optimeret alle de elementer, de mosfets at gøre din-ve resistens bør dominere støj bidrag, så det er en afvejning mellem start / pålidelighed og støj sprøjtes ind i tanken.Som Rania sagt, stigende løbende vil øge swing og reducere fase støj.