Verilog 8bit * 8bit pipelined multiplikator

H

humble_Stuff

Guest
Hello god dag,

Jeg er virkelig brug for noget hjælp.Lige nu er jeg på college programmering med Verilog.
Jeg har brug for hjælp i programmering med Verilog, en 8bit * 8bit pipelined multiplikator.I design, er jeg nødt til at anvende en vifte af CSA (at gemme addere) og en CPA til at finde det endelige produkt.

Kan jeg få nogle presserende hjælpe pleaseeeeeeee, jeg virkelig brug for det!

Tak!

Hilsen,

Ydmyg

 
I dette forum kan du finde følgende bog.Kan dette hjælpe dig!
Wiley.Interscience.Synthesis.of.Arithmetic.Circuits.FPGA.ASIC.and.Embedded.Systems.Mar.2006.eBook

 

Welcome to EDABoard.com

Sponsor

Back
Top