Verilog eller VHDL

[magnetra]

Hvilken én skal jeg lære, VHDL eller Verilog?

 

[jelydonut]

Jamen det ville ikke skade at kende begge ..Jeg personligt perfer verilog ..men thats meste årsag im dovne og ikke kan lide at skrive meget ..

Dets mere vigtigt, at du forstår, hvad dine hdl vil syntetisere for derefter blot at kende et sprog ..

Ligegyldigt hvilket sprog du vælger sørg for at læse "Verilog / VHDL Syntese Primer" både ved Bhasker ..Jeg tror ..Også, genbrug metode håndbog har et par vigtige kapitler om RTL kodning stil, osv.

jelydonut

 

[magnetra]

Ethvert godt sted på nettet for begyndere?

Magnetra

 

[xysafety]

http://www.sunburst-design.com/papers/
http://www.inno-logic.com/education-verilog-synthesis-dft.htm

 

[subgrid]

Verilog er nemt lært!

 

[emadi]

verilog er mere avanceret fra vhdl

 

[s2c97]

Dette spørgsmål er blevet spurgt meget ofte i de foregående indlæg.Du bør foretage en søgning, og jeg er sikker på at du vil få en masse hits på dette spørgsmål.

 

[z81203]

nogen sagde til mig for ASIC verilog bedre, for FPGA prøve vhdl.men jeg kan lide verilog.

 

[duet12]

Verilog er mere "free-style" og nemmere at lære.VHDL er en strengere sprog.Verilog er meget udbredt i Nordamerika, whiel VHDL er mere populær i Europa.

 

[jetset]

emadi skrev:

verilog er mere avanceret fra vhdl

 

[Manjunatha_hv]

Det er et gammelt emne eller debat ... gå gennem THR REGLER
ftopic98387.htmlHvis du lærer et sprog, så den anden bliver man meget nemt ...

for eksempel hvis du lærer VHDL så er det spørgsmål om at par dage til at forstå Verilog ....

Verilog udbredt i industrien, er det meget kraftfulde sprog til verifikation,
det er nemt at lære .. hvis du kender C prog ...

Når som VHDL meget decriptive sprog ... men meget kraftfuld for syntese af kredsløb ...--- Manju ---

 

[yangxh]

Måske begge er OK.For mig, jeg tror, Verilog er let at lære og bekvemt for forståelse.

 

[sp]

Jeg elsker dette ord ...

Citat:

Verilog udbredt i industrien, er det meget kraftfulde sprog til verifikation,

det er nemt at lære .. hvis du kender C prog ...Når som VHDL meget decriptive sprog ... men meget kraftfuld for syntese af kredsløb ...

 

[emi_engr]

verilog er bedre for fagfolk.

 

[hakeen]

Godt to grundlæggende ting:

-Din geografisk sted: Hvis du igen i Amerika, bør du vide, Verilog er populær der.Hvis du igen i Europa, her de normalt foretrækker VHDL.Så for job's synspunkt, bør du overveje disse kendsgerninger.

-Struktur: Verilog ligner basale programmerings sprog (f.eks Basic, forsamling osv.).Men, VHDL udseende højere niveau, og let at forstå på grund af sin tætte struktur til en normal talt sprog (dvs. engelsk).
PS.Disse ideer ligner dumt, men hvordan jeg tænker på disse sprog ...

Ciao

 

[newbiebk]

Jeg synes du skal studere VHDL

 

[avimit]

VHDL, hvis du ønsker at udvikle hardware.Verilog kan ikke gøre meget simple ting som at skrive en generisk funktion.Så sin smukke ubrugelige for RTL.

 

[anan_tv]

Haiii alle,Lad mig slutte sig til diskussion af VHDL Vs Verilog.

Indtil videre har jeg involveret i to FPGA & en ASIC-design (frontend)

Citat:

En FPGA og ASIC-design i Verilog => meget let for writting & friendly grammatikker gerne C.