VGA Interface ....

S

Shaiboub

Guest
Hej alle,
faktisk det er min første gang til at gøre et nyt emne her, men virkelig jeg har brug for hjælp.
Min gradueringsordningen projekt i fakultet kræves en VGA-interface.
som jeg bruger en FPGA Board "Spartan-3E", soft-core processor "MicroBlaze", og indlejrede operativsystem "uClinux".
projektets mål er at vise tekst og virkelig i donot vide fra, hvor jeg kan begynde at opbygge den VGA interface.
så hvis nogen kender trin i opbygningen af en sådan art, at ting eller give mig nogen form for hjælp,
så ville det være meget rart
thanks in advance.

 
U kan bruge Video DAC fra cypres eller Analog Devices for VGA-output.

 
http://home.freeuk.com/fpgaarcade/displaytest.htm
http://muranaka.info/pukiwiki/index.php?MicroBlaze% 20uClinux% 20and% 20Spartan-3E% 20Starter% 20Kit
http://translate.google.com/translate?u=http% 3A% 2F% 2Fmuranaka.info% 2Fpukiwiki% 2Findex.php% 3FMicroBlaze% 2520uClinux% 2520and% 2520Spartan-3E% 2520Starter% 2520Kit & langpair = ja% 7Cen & hl = da &
ie = UTF8

 
Hvis du bruger en "offentligt støttede bord" (Spartan 3E500 Starter Kit, eller spartaner 3E1600 Microblaze Kit), så den Xilinx Platform Studio / EDK CD kommer med fuldt præ-bygget periferiudstyr - synthesizeable RTL og C-software enhedsdriver ( for indlejrede operativsystemspecifikke.)

Hvis du bruger EDK, derefter kontrollere, at der først.

 
boardlanguage wrote:

Hvis du bruger en "offentligt støttede bord" (Spartan 3E500 Starter Kit, eller spartaner 3E1600 Microblaze Kit), så den Xilinx Platform Studio / EDK CD kommer med fuldt præ-bygget periferiudstyr - synthesizeable RTL og C-software enhedsdriver ( for indlejrede operativsystemspecifikke.)Hvis du bruger EDK, derefter kontrollere, at der først.
 
thx så meget for at få hjælp
og jeg tror, im så tæt på mit mål via dette link

http://translate.google.com/translate?u=http% 3A% 2F% 2Fmuranaka.info% 2Fpukiwiki% 2Findex.php% 3FMicroBlaze% 2520uClinux% 2520and% 2520Spartan-3E% 2520Starter% 2520Kit & langpair = ja% 7Cen & hl = da &
ie = UTF8

men desværre er nogle links i det doesnot arbejde (specielt til VGA), så hvis nogen kan give mig et link til den samme forbindelse vil det være så fin
thx in advance
byebyeTilføjes efter 13 minutter:Hej,
faktisk efter en søgning Jeg fandt mit projekt har brug for, OPB-VGA-Core
og jeg fandt dens link doesnot arbejder som jeg har nævnt i min sidste genafspille
thx in advance
byebye

 
Ja, disse links er nede ...

<img src="images/smiles/icon_sad.gif" alt="Ked af det" border="0" />Nogle VGA relaterede ting:
http://www.xess.com/ho03000.html
http://linux.mty.itesm.mx/ ~ jvillase / filer / VHDL-FPGA / Xpong.zip

 
Thx igen for at hjælpe
men hvad jeg har prøvet med den nyeste links, at det ikke går godt med det arbejde jeg har gjort før
er det ikke kan integreres
så hvis ethvert organ kan give mig et link til en separat vhdl kernen i OPB_VGA
kan være jeg kan integrere det med mit andet arbejde
og tak på forhånd
byebye

 
hoooooooooooooooooooooooooooooooooooooooooooooooooooooo
yahooooooooooooo Udfærdiget Udfaerdiget
Tak for alle har hjulpet mig

Og nu kan en enkelt fortælle mig, hvordan at integrere VGA Ansøgning om uClinux

Thx in Advance

 
Jeg har nogle koder til vga interface.og du kan bruge det, tror jeg.
Jeg afprøvede denne somple og det virker!
For enhver tid skalaer kan du definere andre numeriske værdier efter VESA standarts (GTF tider)

TITLE "VGA_sync";
- Version 1.0
- Copyright Rune Baeverrud,
October 6, 1997Inkluder "lpm_counter.inc";
Inkluder "lpm_compare.inc";

SUBDESIGN VGA_sync
(
SysClk: INPUT;
Aktiver: INPUT = Vcc;

h_sync, v_sync: OUTPUT;
video, pix_en, stel: OUTPUT;
h_cnt [9 .. 0], v_cnt [9 .. 0]: OUTPUT;
pixel_address [19 .. 0]: OUTPUT;
)

VARIABEL
h_state: maskine med STATER (h_video, h_delay1, h_sync_now, h_delay2);
v_state: maskine med STATER (v_video, v_delay1, v_sync_now, v_delay2);
h_counter: LPM_COUNTER med (LPM_WIDTH = 10);
v_counter: LPM_COUNTER med (LPM_WIDTH = 10);
v_enable: NODE;
h_cnt_1d [9 .. 0]: DFF;
v_cnt_1d [9 .. 0]: DFF;
frame_ff: DFF;

BEGIN
h_counter.clock = SysClk;
v_counter.clock = SysClk;
h_state.clk = SysClk;
v_state.clk = SysClk;
h_cnt_1d []. CLK = SysClk;
v_cnt_1d []. CLK = SysClk;
frame_ff.clk = SysClk;

h_counter.clk_en = Aktiver;
h_state.ena = Aktiver;

v_enable = aktiverer og LPM_COMPARE (h_counter.q [], 699,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB);
v_counter.clk_en = v_enable;
v_state.ena = v_enable;

h_cnt_1d [] = h_counter.q [];
h_cnt [] = h_cnt_1d [];

v_cnt_1d [] = v_counter.q [];
v_cnt [] = v_cnt_1d [];

pixel_address [] = (v_cnt_1d [], h_cnt_1d []);

video = DFF (h_video OG v_video, SysClk,,);

h_sync = DFF (IKKE h_sync_now, SysClk,,);
v_sync = DFF (IKKE v_sync_now, SysClk,,);

pix_en = DFF (aktiverer og h_video OG v_video, SysClk,,);
frame = DFF (frame_ff, SysClk,,);

CASE h_state IS
NÅR h_video =>
HVIS LPM_COMPARE (h_counter.q [], 639,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
h_state = h_delay1;
ALSE h_state = h_video;
END IF;
NÅR h_delay1 =>
HVIS LPM_COMPARE (h_counter.q [], 658,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
h_state = h_sync_now;
ALSE h_state = h_delay1;
END IF;
NÅR h_sync_now =>
HVIS LPM_COMPARE (h_counter.q [], 755,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
h_state = h_delay2;
ALSE h_state = h_sync_now;
END IF;
NÅR h_delay2 =>
HVIS LPM_COMPARE (h_counter.q [], 799,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
h_state = h_video;
h_counter.sclr = Vcc;
ALSE h_state = h_delay2;
END IF;
END CASE;

CASE v_state IS
NÅR v_video =>
HVIS LPM_COMPARE (v_counter.q [], GND, 479,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
v_state = v_delay1;
ALSE v_state = v_video;
END IF;
NÅR v_delay1 =>
HVIS LPM_COMPARE (v_counter.q [], GND, 492,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
v_state = v_sync_now;
ALSE v_state = v_delay1;
END IF;
NÅR v_sync_now =>
HVIS LPM_COMPARE (v_counter.q [], GND, 494,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
v_state = v_delay2;
ALSE v_state = v_sync_now;
END IF;
NÅR v_delay2 =>
HVIS LPM_COMPARE (v_counter.q [], 524,,,)
MED (LPM_WIDTH = 10, ONE_INPUT_IS_CONSTANT = "YES")
ANGIVELSER (. AEB) DEREFTER
v_state = v_video;
v_counter.sclr = Vcc;
frame_ff = v_enable;
ALSE v_state = v_delay2;
END IF;
END CASE;

END;Lagt efter 4 minutter:bruge denne tabel værdier (systemuret freq er 25,50,75 MHz til 3 videotilstande):

-------------------------------------------------- --------
% Стандартные видеорежимы%
-------------------------------------------------- --------
% [* Bruger-Defined_mode, (640X480X60Hz)]%
konstant VIDEO_MODE_640_480_60Hz_H_DISP = 640;
konstant VIDEO_MODE_640_480_60Hz_H_FPORCH = 16;
konstant VIDEO_MODE_640_480_60Hz_H_SYNC = 96;
konstant VIDEO_MODE_640_480_60Hz_H_BPORCH = 48;
konstant VIDEO_MODE_640_480_60Hz_H_SYNC_POL = 0;
konstant VIDEO_MODE_640_480_60Hz_V_DISP = 480;
konstant VIDEO_MODE_640_480_60Hz_V_FPORCH = 11;
konstant VIDEO_MODE_640_480_60Hz_V_SYNC = 2;
konstant VIDEO_MODE_640_480_60Hz_V_BPORCH = 31;
konstant VIDEO_MODE_640_480_60Hz_V_SYNC_POL = 0;

% [* Bruger-Defined_mode, (800X600X72Hz)]%
konstant VIDEO_MODE_800_600_72Hz_H_DISP = 800;
konstant VIDEO_MODE_800_600_72Hz_H_FPORCH = 56;
konstant VIDEO_MODE_800_600_72Hz_H_SYNC = 120;
konstant VIDEO_MODE_800_600_72Hz_H_BPORCH = 64;
konstant VIDEO_MODE_800_600_72Hz_H_SYNC_POL = 1;
konstant VIDEO_MODE_800_600_72Hz_V_DISP = 600;
konstant VIDEO_MODE_800_600_72Hz_V_FPORCH = 37;
konstant VIDEO_MODE_800_600_72Hz_V_SYNC = 6;
konstant VIDEO_MODE_800_600_72Hz_V_BPORCH = 23;
konstant VIDEO_MODE_800_600_72Hz_V_SYNC_POL = 1;

% [* Bruger-Defined_mode, (1024X768X70Hz)]%
konstant VIDEO_MODE_1024_768_70Hz_H_DISP = 1024;
konstant VIDEO_MODE_1024_768_70Hz_H_FPORCH = 24;
konstant VIDEO_MODE_1024_768_70Hz_H_SYNC = 136;
konstant VIDEO_MODE_1024_768_70Hz_H_BPORCH = 144;
konstant VIDEO_MODE_1024_768_70Hz_H_SYNC_POL = 0;
konstant VIDEO_MODE_1024_768_70Hz_V_DISP = 768;
konstant VIDEO_MODE_1024_768_70Hz_V_FPORCH = 3;
konstant VIDEO_MODE_1024_768_70Hz_V_SYNC = 6;
konstant VIDEO_MODE_1024_768_70Hz_V_BPORCH = 29;
konstant VIDEO_MODE_1024_768_70Hz_V_SYNC_POL = 0;

 
http://zheharry.googlepages.com/opb_vga_v1_00_a.tgz

Faktisk har jeg aldrig prøve det, og har ingen idé om hvor det kommer fra (håndteringshåndtag det for lang tid siden).
Men jeg håber stadig, det hjælper.

<img src="images/smiles/icon_wink.gif" alt="Kys" border="0" />http://zheharry.googlepages.com/opb_ps2_v1_01_a.tgz
I overført ps2 interface hvis nogen er interesseret.
(aldrig prøvet igen o_O)

 
Er der nogen, der har ressourcer til VGA controller for virtex II pro om vhdl ??????????

 
Please Mister Shaiboub kan du fortælle os, præcis med de skridt, og de filer, du har brugt i din procedure.
Af den måde jeg brugte filer opb_vga og opb_ps2 at Mister zheharry havde uploadet men der er en form for manglende vhdl pakke kaldet console_common_v1_00_a at EDK 9.1i kræver, hvis nogen har denne pakke, skal du uploade det.
Mange tak ....................

 
cypres fra @ ltera har vga interface kode i varilog, for at skabe den test mønster på VGA-skærm.

thanx

 
library.

Please Mennesker en sende console_common_v1_00_a
biblioteket.
Please Please Please Please Qickly QicklyQicklyQicklyQicklyQickly<img src="images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Hi extra_brain,

Jeg er forfatteren af ps2 og vga støbekerner.Det var min afhandling emne.Hvis du stadig er interesseret,
så send en email til mig: szalai.andras (at) t-online.hu.

Farvel

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top