VHDL concatenation og integer-til-én-bit Spørgsmål

[dohzer]

I've got to (formentlig simpel) VHDL spørgsmål.

Først vil jeg har en std_logic_vector signal jeg ønsker at concatenate med en række af nuller for pad it out.

Code:konstant SMALL_WIDTH: integer: = 4;

konstant LARGE_WIDTH: integer: = 8;...signal small_signal: std_logic_vector (SMALL_WIDTH-1 downto 0);

signal large_signal: std_logic_vector (LARGE_WIDTH-1 downto 0);...large_signal <=???