VHDL kode for delende heltal

[WR]

Hej, Kan nogen sende en VHDL kode til opdeling af heltal i VHDL. Tak.

 

[sriram317]

Biblioteket IEEE, brug ieee.std_logic_1164.all, enhed division er port (a: i heltal intervallet 0 til 255 b: i heltal mellem 0 og 17; quo: ud heltal mellem 0 og 17); slutningen division, arkitektur struktur division er begynder processen (a, b) variabel var: heltal 0 til 255; variabel tæller, i: integer interval fra 0 til 127, begynder jeg: = 0; var: = a; tæller: = 0; for i i 127 downto 0 loop if (var> = b) derefter var: = var-b, tæller: = count +1; andet quo

 

[TrickyDicky]

Mine virker bedre: Code:

 enhed division er port (a: i heltal intervallet 0 til 255 b: i heltal mellem 0 og 17; quo: ud heltal mellem 0 og 17); slutningen division, arkitektur struktur division er begynder fremgangsmåde (a, b) begynder quo

 

[sriram317]

mine virker bedre: Code:

 enhed division er port (en: I heltal 0 til 255; b: I heltal fra 0 til 17, quo: Out heltal mellem 0 og 17); ende division, arkitektur struktur division er begynder proces (a, b) begynder quo

 

[TrickyDicky]

det var aldrig spørgsmål.

 

[vipinlal]

Her er en synthesisable kode for usignerede nummer division. Du kan bruge denne kode, bare konvertere det heltal, før den ledes til funktionen. [Url = http://vhdlguru.blogspot.com/2010/03/vhdl-function-for-division-two-signed.html] VHDL kodning tips og tricks: En VHDL funktion for divisionens to underskrevne tal [/url]