VHDL-kode Syn_Clear_set Counter?

[kyawsoelwin]

Pls check it out denne indgang bølge vektor-fil.<img src="http://images.elektroda.net/45_1230688883_thumb.gif" border="0" alt="VHDL code Syn_Clear_set Counter?? pls give me some idea" title="VHDL-kode Syn_Clear_set Counter? pls give mig en ide"/>
Jeg ønsker at designe en tæller, som begynder at tælle, hvor der er pin = 1 og positiv stigning kanten af ur.
Og Counting nulstille igen næste cyklus i sæt pin.

Hvis jeg brugte koden

Citat:

if (sæt = 1) da

if (clk'event og clk = '1 ')

 

[kyawsoelwin]

Takket være en masse at alle memebers som besøger på mit indlæg.

Jeg fik det nu!

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Meget glad" border="0" />en person, der er interesseret i det, pls svar her!
Jeg vil dele med jer i næste post.