VHDL kode til at få 2 ^ n for input n kan u hjælpe mig plssssssss

[sushma67]

Biblioteket IEEE, brug ieee.std_logic_1164.all; enhed SHF er port (I: i std_logic_vector (2 downto 0); Y: ud std_logic_vector (7 downto 0)); slutningen SHF, arkitektur adfærd SHF er begynder Y

 

[joelby]

Hvis dit input er kun tre bit brede, kan du nemt implementere dette ved hjælp af et opslagstabelnavn: 000: Y

 

[TrickyDicky]

Flere fejl: 1. der er ingen ^ operatør. Den effekt operatøren ** 2. En std_logic_vector er ikke et tal, derfor kan du ikke bruge det direkte i arithmatic. brug ieee.numeric_std.all; direkte magt kode: Y

 

[arunbv123]

sæt y til alle nuller (nulstillet y til nul) og den gør jeg [size = 1] th [/size] position højt. y [07:00]

 

[TrickyDicky]

indstillet y til alle nuller (nulstillet y til nul) og den gør jeg [size = 1] th [/size] position højt. y [07:00]

 

[seamountain82]

i Verilog tildele Y = (1

 

[sushma67]

for direkte, og for skifteren det også viser fejl, at det forventer ')' Jeg har prøvet ..... i skifteren hvad der er "Sll" Jeg dint forstå, at

 

[TrickyDicky]

Sll = skift tilbage logisk, og er tilgængelig på aritmetiske typen signerede og usignerede i numeric_std biblioteket. Grundlæggende er det en ganges med 2 ^ n, hvor n er det rigtige nummer: OP

 

[sushma67]

Biblioteket IEEE; brug IEEE. std_logic_1164.all, brug ieee.numeric_std.all; enhed SHF er port (I: I std_logic_vector (3 downto 0); y: ud std_logic_vector (15 ned til 0)); slutningen SHF, arkitektur adfærd SHF er y

 

[TrickyDicky]

først og fremmest, skal du medtage numeric_std bibliotek: brug ieee.numeric_std.all, for det andet, dont sætte mellemrum i midten af ​​koden: unsigned ikke unsi gned