VHDL koden til venstre skifter med variabel

[rahulzambre]

plz giv mig VHDL koden for venstre SHIFTER med variable så hurtigt som muligt. det er presserende

 

[drwho78]

Kildekode for en tønde shifter: www.csee.umbc.edu / help / VHDL / prøver / bshift.vhd

 

[cube007]

[Quote = drwho78] Kildekode for en tønde shifter: www.csee.umbc.edu / help / VHDL / prøver / bshift.vhd [/quote] Hej drwho78, er du sikker på, at linket er korrekt? For mig er det ikke. Nu fik jeg det: http://www.csee.umbc.edu/help/VHDL/samples/bshift.vhdl (det sidste "l" manglede) cube007

 

[maksya]

 BIBLIOTEK IEEE, brug IEEE.std_logic_1164.all; ENHED shift_reg er generisk (number_of_bits: integer;) PORT (reset: I std_logic; init_value: i std_logic_vector (number_of_bits-1 downto 0) - uden for denne blok CLK : i std_logic; data_in: i std_logic; data_out: ud std_logic); SLUT shift_reg, arkitektur opfører sig på shift_reg er begynder proces (CLK) variabel reg: std_logic_vector (number_of_bits-1 downto 0); variable i: integer; påbegyndes, hvis reset = ' 1 'så reg: = init_value; elsif rising_edge (CLK) og derefter for i i number_of_bits-1 downto 1 bue reg (i): = reg (i-1); slutningen loop, reg (0): = data_in, end if; data_out