VHDL? Verilog? Verilog-A? Verilog-AMS?

  • Thread starter Beardolphinaries
  • Start date
B

Beardolphinaries

Guest
Hej, kan nogen fortælle hvad er forskellen mellem VHDL, Verilog, Verilog-A og Verilog-AMS tak? Takket være en masse.
 
Kære Beardolphinaries: Jeg tænker: VHDL / Verilog: for digital design og blandet tilstand simulere Verilog-A: til analog designer, simulere ikke god ide for mixed mode tilstand mpig
 
Hej, VHDL og Verilog er konkurrenter, og begge er for digital design. Med Verilog-A du kan programmere i dit analoge designe nogle ideelle digitale celler. Verilog-AMS er for blandede simuleringer. olzanin
 
Jeg bruger Verilog til rent digitale ting. VHDL anvendes især i Europa og Japan. Ikke meget i USA. Verilog-A til model analoge ting, når jeg har brug for hurtig sim tid. Har ikke brugt Verilog-AMS endnu, men jeg tror Verilog A er en delmængde af AMS.
 

Welcome to EDABoard.com

Sponsor

Back
Top