Vigtige spørgsmål om kontrol

[masai_mara]

Hej folkens,
Jeg tænker på at foretage en ændring i job.Jeg har arbejdet primært på design og funktionel kontrol, men næsten alle af dem var på FPGA's.Jeg har nu til hensigt at gå ind ASIC-design / verifikation.Kunne du bede folk punkt mig de nødvendige ting for at opdatere mig på.Jeg dont mene det spørgsmål meget for design, men kontrol af Asics invloves meget mere end dem, der målrettet for FPGA's.Jeg vil sætte pris på noget feedback på dette aspekt.betyder nye metoder som ABV eller systemC sagen meget??noget, at jeg er nødt til at koncentrere sig i særdeleshed?På forhånd tak for dit svar,
steve

 

[gogogo]

nogle bøger er nyttige for dig.
<<Skrivning Testbenches - Funktionelle Kontrol af HDL-modeller>>
<<system på chip kontrol methology>> Kluwer

 

[Realtek]

mange forskellige med FPGA,
du har brug for DC, PT, og skrive en masse testbench
, model, kalder bibliotek, co-arbejde med analoge / layout team,
magtspørgsmål, ur træ ........

(Jeg foreslår, at du bør læse Synopsys SÆLGES (DC / PT del), bedre at gøre nogle tutorial til begyndelsen)men det er mere interessant, når tapeout og IC værker, good luck!

 

[william_qiu]

Masser af ting bør overvejes.Den vigtigste ting at være remebered er for FPGA du kan ændre dit design, som vil, men for ASIC den chance vil være sjældne.

 

[rprince006]

Hej Steve,

Dybest set, kontrol er en vanskelig opgave, og der er flere og flere nye værktøjer,
sprog, og teknikker for det, hvilket gør den tekniske berriers selv
højere.

Der er system-niveau, chip-niveau, og modul niveau kontrol.Men,
Jeg har en vis erhvervserfaring med chip og modul niveau kontrol.For funktionel kontrol, er de traditionelle metoder HDL test-bænken på, du har brug for
at vide, hvordan man kan organisere en bekræftelses-miljø ved hjælp af HDL.de to bøger
nævnt ovenfor er gode til at læse, plus, kan du finde det godt at vide om
HDL API (VerilogPLI eller VHDL FLI).Men det synes en overgang til nye teknikker i funktionel kontrol, ligesom HVLs (specman, vera), formelle metoder.
(det er sagt systemVerilog er godt for både design og verifikation)

For system-niveau, kan du bruge et ESL, ligesom SystemC eller C / C .

Du kan også nødt til at kende noget script-sprog, som unix shell, perl, etc.

 

[foster_cn]

til scripts, som nævnt rirince006, er TCL også meget vigtigt, især for Synopsys værktøjer

 

[masai_mara]

Tak for alle svarene.Jeg kender nogle scripting i TCL og har udviklet prøvestandene hovedsageligt i VHDL til verifikation af modul niveau blokke, og også nogle chip niveau prøvestandene til mellemstore kerner.Så er der nogen vigtige punkter at huske på, når jeg skifte til ASICS.hvad er det generelt praktiseres mehtodology for verifikation af ASICS, og hvordan det adskiller sig fra FPGA's bortset fra at være mere stringent.for eksempel hvilken form for dækning vi stræbe efter?

tak,
steve

 

[rprince006]

Hej,

Jeg har mindre viden om FPGA, og forskellen mellem FPGA og ASIC.

Brug af HDL at skrive test-bænk er en tranditional måde, og det er vanskeligt at dække alle
funktionelle tests med kun hdl baseret metthds.

Grundlæggende er der to slags dækning: kode dækning og funktionelle dækning,
og du har brug for konkrete redskaber til at indsamle dækning info og evaluere din indsats.

 

[Kulprashant]

hej,
Skrivning Testbenches - Funktionelle Kontrol af HDL Models jarnick.

med hensyn til,
KUL

 

[mason_y]

Andre nyttige bog:
L. Bening, H. Foster, "Principper for verificerbar RTL Design", Kluwer Academic Publishers,.2001, ISBN: 0792373685
held og lykke!

 

[sarath51]

Hvis u'e bekymring er i kontrol er det bedre at fokusere på Systerm verilog, hvor der er forbedrede funktioner for påstanden om nye konstruktioner for kontrol