WRED HDL gennemførelsen

B

bjaffa

Guest
Kan nogen punkt mig til og HDL (VHDL eller verilog) gennemførelse af WRED eller en arcticle om, hvordan man generere HDL for WRED algoritme?

Tak

 
bjaffa skrev:

Kan nogen punkt mig til og HDL (VHDL eller verilog) gennemførelse af WRED eller en arcticle om, hvordan man generere HDL for WRED algoritme?Tak
 
Tak,

Jeg fimiliar med C-kode (Floyd, 1993), men HDL
Gennemførelsen er problemet.
Jeg har læst, hvor Ave Queue størrelse kan genereated
med 2 tilføjelser og 1 skift drift, har jeg ikke fundet, og specifikke
oplysninger om, hvordan dette gøres.
Også sandsynlighedsfunktionen gennemførelse er forvirrende.
Er der nogen konkrete eksempler til rådighed?

Tak

 
bjaffa skrev:

Tak,Jeg fimiliar med C-kode (Floyd, 1993), men HDL

Gennemførelsen er problemet.

Jeg har læst, hvor Ave Queue størrelse kan genereated

med 2 tilføjelser og 1 skift drift, har jeg ikke fundet, og specifikke

oplysninger om, hvordan dette gøres.

Også sandsynlighedsfunktionen gennemførelse er forvirrende.

Er der nogen konkrete eksempler til rådighed?Tak
 

Welcome to EDABoard.com

Sponsor

Back
Top