XILINX dual-port RAM / VIRTEX4 / CORE Generator

[keano]

Hej, Er der en måde at visualisere indholdet af en dual-port RAM på ModelSim Simulator? tak

 

[echo47]

Du kan åbne en "memory rude". På hovedvinduet, skal du klikke på Memories fanen, og derefter navnet på din RAM variabel. Det viser hukommelsens indhold i binær, hex, decimal, uanset hvad. Du kan også redigere individuelle værdier. Jeg er ikke sikker på, hvorfor du nævnte Virtex 4 og kernen generator i din besked emne. Disse emner synes relateret til visning af HDL hukommelsesarrays.

 

[keano]

Nå jeg arbejder på Virtex4 FPGA og jeg genereret en dobbelt port blok ram ved hjælp af CORE Generator. Problemet er, at jeg ikke kan finde et signal, der repræsenterer hukommelsens indhold. Enhver idé? Tak

 

[echo47]

Oh. En anden god grund til at undgå at bruge Xilinx kerner. Jeg foreslår at skrive almindelig HDL til at beskrive din hukommelse, og lad synthesizer udlede Block RAM.

 

[keano]

hvad er de andre grunde til at undgå ved hjælp af Xilinx coregen?

 

[echo47]

Hidtil har jeg været skuffet over alle Texas kerne jeg har prøvet. De er enten for omfangsrige, eller for langsom, eller for buggy. Jeg kan normalt skrive bedre kode mig selv.