T
the_penetrator
Guest
Dette spørgsmål har ingen betydning, som den er!
FPGA er en implementering teknologi, en proces som standard-celle er for ASIC.Der er mange forskellige FPGA arkitekturer, som fin-kornet (Xilinx, @ ltera, andre) og grove korn (som mange forsknings-og start-ups gøre for nylig).
DSP er en slags processor-arkitektur.DSP: følgende ting:
1.MAC (r) for de sædvanlige tap operation
2.saturation aritmetiske
3.nul-overhead operation for at mindske looping virkning
4.normalt meget lavvandet rørledninger (mindre end 5)
5.adgang til flere data hukommelse banker (2 eller 3 i de fleste tilfælde)
6.LUTs gerne for koefficient tabeller er nice
7.de fleste af dem ikke har floating-point, du har til at skrive
Deres Applikationer til fast punkt
8.C compiler og runtime biblioteker støtte er altid et problem at tage
godt se på
9.DMA for losning nogle data mem adgangsveje fra processor kerne
Så hvis du har en DSP i form af Softcore (RTL VHDL) kan du sammenfatte og p & r det til en FPGA af dine.
Naturligvis de særlige FPGA ressourcer er vigtige, og du kan blive nødt til at ændre dine RTL (gøre det mere gennemførelsen-specifikt) til bedre meget dit FPGA.
the_penetrator
FPGA er en implementering teknologi, en proces som standard-celle er for ASIC.Der er mange forskellige FPGA arkitekturer, som fin-kornet (Xilinx, @ ltera, andre) og grove korn (som mange forsknings-og start-ups gøre for nylig).
DSP er en slags processor-arkitektur.DSP: følgende ting:
1.MAC (r) for de sædvanlige tap operation
2.saturation aritmetiske
3.nul-overhead operation for at mindske looping virkning
4.normalt meget lavvandet rørledninger (mindre end 5)
5.adgang til flere data hukommelse banker (2 eller 3 i de fleste tilfælde)
6.LUTs gerne for koefficient tabeller er nice
7.de fleste af dem ikke har floating-point, du har til at skrive
Deres Applikationer til fast punkt
8.C compiler og runtime biblioteker støtte er altid et problem at tage
godt se på
9.DMA for losning nogle data mem adgangsveje fra processor kerne
Så hvis du har en DSP i form af Softcore (RTL VHDL) kan du sammenfatte og p & r det til en FPGA af dine.
Naturligvis de særlige FPGA ressourcer er vigtige, og du kan blive nødt til at ændre dine RTL (gøre det mere gennemførelsen-specifikt) til bedre meget dit FPGA.
the_penetrator