Hej, Jeg vil gerne vide, hvordan man skriver en god testbench, tak!

K

kelvin_bao

Guest
kan du indføre nogle god bog til mig eller nogle verilog model, tak igen!

 
forsøge HDL chip design bog ..den
er tilgængelig her for download

 
kelvin_bao wrote:

kan du indføre nogle god bog til mig eller nogle verilog model, tak igen!
 
Jeg har også en tvivl om, at hvor mange punkter har vi brug for minimum at downloade en bog ...

 
Afprøvning tilgang skal være klar til at gøre en chip.

Det er altid bedre at gå for guld model baseret verifikation tilgang.Divider prøvebænk i tre dele.Din test kan gøres med denne tilgang af DUT (dit design), testbench, guld model (til at generere reference-signaler, som er dine krav) og påberåbelsesaftaler skærm (for at sammenligne de DUT o / p og guld model output til din stimulus fra test-bænk).Denne fremgangsmåde er meget bedre for komplette verifivcation af dit design.Happy testning

 
når du logger ind, kan du opleve, hvor mange point du har.
For at øge de punkter, netop bidrage med noget, post, svar.
Derefter vil du have nok point til at hente bøger

 
når du logger ind, kan du opleve, hvor mange point du har.
For at øge de punkter, netop bidrage med noget, post, svar.
Derefter vil du have nok point til at hente bøgermen pionts er meget meget lidt

 
I min praksis, en god testbench bør være en tranmitter af stimulus og reaktion til / fra DUT.Den generation af stimulus og påstanden af respons er gjort ud af testbench selv.Metoden opnår genbrugelighed, fleksibilitet.

 
måske du kunne bruge en bekræftelses-sprog som
e, open-ver eller systemverilog.

 
Hej, jeg tror, at det virkelig er afhængige af den enhed, du model.I arbejde med aktiv
HDL og det generere testbench automatisk, og du kun skrive stimulus.
En bog for vhdl:
VHDL / fra Navabi
at bogen har nogle gode eksempler på modellering og testbench.
og for verilog:
VERILOG / også fra Navabi.

 
Hi kelvin_bao:

Jeg tror, du må forstå det design, du ønsker at prøve meget, hvis

du vil skrive en testbench at teste det.Uanset hvilken verificcation

sprog (verilog / vhdl / vera / e), du bruger, først første er du kender

design godt.

 
Skrivning testbench-funktionelle verifikation xx
er et stærkt anbefales bog.Du kan finde i
e-bog upload forum.

 
skriftligt testbench er god bog, men kun under scanningen version på edabroad.

 
skriftligt testbench er god bog, men kun under scanningen version på edabroad.

 
Du kan finde et godt udgangspunkt i følgende
websted:

http://www.deeps.org/verilog/veritut.html

 
Er der andre links til bogen skriver testbench ...

Har nogen en kender linket til det på MCU ...

Tak,
afnam.

 
Bogen ved Janick Bergeron er meget god.Bortset fra, at her er et lille dokument, som vil få dig i gang, men dette er ikke et alternativ til bogen.

h ** p: / / direct.xilinx.com/bvdocs/appnotes/xapp199.pdf

Hope this helps,
Beowulf

 
Også du har til at styre nogle testbench sprog Vera, E, system-Verilog osv.
Se bogen skriver testbench.

 
Hvorfor ikke bruge SystemC skrive testbench?
Jeg tror, at udførelsen er den højeste prioritet i store design.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top