Ring Oscillator med SCL?

M

mohazaga

Guest
Hej,,, jeg bruger Source par Logic inverter til at designe ring OSC. , Jeg bruger Razavi konfiguration (beskrevet i "Design af IC'er til optisk Comm -. PP174), men jeg didnot få svingning signal jeg bruger PMOS som belastning modstande (jordforbindelse) Jeg forsøger med diff Bais nuværende og Wn / Wp størrelser, men nej?.. Resultatet? har du nogen hjælpe? venligst. tak
 
For det første skal du sørge for, at gevinsten er stor nok til oscillaton. Så når du kører en simulering, bør du sætte en lille tidsskridt. Også angive begyndelsesbetingelserne er nyttigt for OSC simulation
 
Hej,,, tak for svar, jeg satte de oprindelige betingelser til 0, men jeg don, t få svingning. Gevinsten skal være store, så for SCL, er belastningen jordet basen PMOS. Hvordan vi øger gevinsten? Hvis vi ændrer W / L PMOS, vil output Vswing ske. (Se Razavi CKT 6,12 (beskrevet i "Design af IC'er til optisk Comm -. PP172 -.? Ændre modstand mod PMOS) Hvis ændre W / L på NMOS vil påvirke dræbte hastighed, hvormed output signal, kan du hjælpe bedes du venter tak
 
forsøge at øge strømmen i halen, vil det forbruge noget mere strøm khouly
 
prøv at bruge 4 etaper med omvendt signaler i den sidste fase khouly
 
Hej,,, prøver jeg bruge 4 SCL celler med at vende input til sidste etape, men ingen svingning? Jeg bruger følgende værdier for SCL Inv Wp = 3 * 220n m, Wn = 40 * 220n m, Lp = 2 * 180n m, Ln = 2 * 180n m, er = 50uA. tahnks, venter
 
Hvad er den teknologi gør u bruge? og tryto øge halen nuværende khouly
 
indstille din oprindelige betingelser sådan, at der er en spændingsforskel mellem de positive og negative terminaler
 
ja den første condtion bør gøre svingningen påbegyndes khouly
 
Hej,,, jeg bruger 0.18u proces. Jeg satte de oprindelige forhold til nul i iput af THR ring (første SCL), selv jeg increse halen nuværende, men ingen svingning? ja, tak og venter
 
kontrollere dette projekt, jeg har gjort det med annoncer, ved hjælp af TSMC 0,18 RF-lib, jeg har ikke adgang til kadence lige nu Khouly
 
Hej,,, mange tak, men jeg havde ikke ADS, så u kan skrive ur trin i rapporten, så jeg kan følge for at få dit resultat. tak, venter
 
hej tjek venligst vedlagte billede, jeg har set i ur skematisk at u skal erstatte VOF og VOT med hinanden, skal det være som dette billede
 
Hej,,, Tak, er det at jeg er nødt til at udveksle input til hver SCL (VOT-til-Vf) i min CKT. Nå, jeg gjorde det med 0-startbetingelser ved indgangene til første SCL (ud signal), men beklager ingen svingning:?: Tak & waithing Wp = 3 * 220n, Wn = 10 * 220n, Lp = Ln = 2 * 180n & Er = 100U. sim. SCL Ring
30_1176718804.jpg
Output
39_1176719597.jpg
 
Hej,,, jeg revers den engang u bad (Out signal), resultatet som næste figur
20_1176726099.jpg
thankx, venter
 

Welcome to EDABoard.com

Sponsor

Back
Top