Statisk fortaending Analyse

[deh_fuhrer]

Kunne nogen venligst fortælle mig, hvad der er Statisk fortaending Analyse og hvad behovet for that.Please uploade nogle materiale om.

 

[satya_422]

Masser af info findes på EDA Forum, U gøre søge efter alle stillinger siden sidste 2 til 3 måneder ..

 

[quan228228]

Den primetime brugervejledning er en meget god og komplet materiale.Lagt efter 37 sekunderen primetime brugervejledning er en meget god og komplet materiale.

 

[jingli888ca]

Check Synopsys.com for et online-kursus.De giver smuk forklaring om STA og dets særlige tilfælde.

 

[satya_422]

U bare Register i solvnet.synopsys.com og få adgang til alle materialer og opdateringer vedrørende Alle Synopsys Tools for denne u brug for en corporate id.
--- Satya

 

[vikram161]

deh_fuhrer wrote:

Kunne nogen venligst fortælle mig, hvad der er Statisk fortaending Analyse og hvad behovet for that.Please uploade nogle materiale om.

 

[vikram161]

deh_fuhrer wrote:

Kunne nogen venligst fortælle mig, hvad der er Statisk fortaending Analyse og hvad behovet for that.Please uploade nogle materiale om.

 

[satyakumar]

Jeg vil forsøge at besvare, hvis det ikke corect venligst coment åbent.

For alle konstruktioner vi funktionelle simulering ved hjælp af nogle simulator (før og efter sythesis), for det vi skriver en prøvebænk, der indeholder, hvad man skal prøve i konstruktionen.Men kvaliteten af test afhænger af prøvebænk og dækningen af test vektorer, der blev afgivet under simulering.Generelt denne tilgang tager lang tid, afhængigt af kompleksiteten af konstruktionen under testen.Den sta er litle bit forskellig fra det, når funktionelle simulering (kun adfærdsdata) udføres derefter resterende timing relateret analyse er udfærdiget i gate niveau simulation efter syntese værktøj inserts forsinkelser.Denne fremgangsmåde er meget hurtigere derefter simulatorer, den dækker hele design med forsinkelser på hver enkelt sti.Vi kan direkte kontrollere voilating stier.

Tak til alle

 

[zhangpengyu]

STA er statisk timing analysere det tjekke tidspunktet for fuld chip.
værktøj Primetime er at gøre sta.

 

[vikram161]

deh_fuhrer wrote:

Kunne nogen venligst fortælle mig, hvad der er Statisk fortaending Analyse og hvad behovet for that.Please uploade nogle materiale om.

 

[lakshman.ar]

Den primetime manual vil være tilstrækkeligt til at vide alt om STA ....
en simpel grund for at anvende STA er at validere alle de stier i ue design for timing krænkelser ...Dette kan også gøres dynamisk ved hjælp testbenches således at bevidstgøre stier i dit design, og derefter kontrollere dem for overtrædelser!

u kan finde masser af materiale på STA givet ved professor google!

hilsen
Lakshman

 

[avinashily]

STA
Beklager, men du skal login for at se denne tilslutningskrav

 

[spauls]

STA er en teknik til at kontrollere timingen af synkrone stier i design.

 

[haneet]

kan any1 af u give primetime manual?

 

[satya_422]

Hej,
U bare se på PPT, som er uploadet af vikram161 det er meget usfull for undestanding i begyndelsen

- Satya

 

[tghtgl]

ingen enlugh penge

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Gråd eller meget trist" border="0" />

 

[elec_student]

Hej,
Her er nogle materiale
Beklager, men du skal login for at se denne tilslutningskrav

 

[xihushui]

kan du downloade nogle info på www.synopsys.com.it Mor masser af oplysninger om STA!

 

[Hards]

Du læser dette
Beklager, men du skal login for at se denne tilslutningskrav

 

[babaship]

her er en pdf
Beklager, men du skal login for at se denne tilslutningskrav